# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-229645

(43) Date of publication of application: 15.08.2003

(51)Int.Cl.

H01S 5/343 H01L 21/205 H01L 33/00

(21)Application number: 2002-024685

(71)Applicant: NEC CORP

(22)Date of filing:

31.01.2002


(72)Inventor: KAZETAGAWA MUNEYUKI

#### (54) QUANTUM WELL STRUCTURE, SEMICONDUCTOR ELEMENT EMPLOYING IT AND ITS **FABRICATING METHOD**

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor element exhibiting excellent emission efficiency by eliminating the effect of piezoelectric field sufficiently while sustaining good crystallinity of an active layer.

SOLUTION: A quantum well active layer has a multilayer structure of a barrier layer undoped region (In0.02Ga0.98N layer 702), a well layer (undoped In0.2Ga0.8N layer 703) and a barrier layer n-type region (n-type In0.02Ga0.98N layer 701), formed sequentially. Concentration of Si is set not higher than 5 × 1018 cm-3 in the barrier layer n-type region.



## LEGAL STATUS

[Date of request for examination]

16.12.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

\* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

#### DETAILED DESCRIPTION

[Detailed Description of the Invention] [0001]

[Field of the Invention] This invention relates to the semiconductor device equipped with the barrier layer of quantum well structure.

[0002]

[Description of the Prior Art] In the III group nitride semi-conductor light corpuscle child, the technique which makes a barrier layer the quantum well structure where the laminating of a barrier layer and the well layer was carried out by turns is used widely. The high increase in power of a component can be attained by adoption of quantum well structure.

[0003] However, by the laser which adopted quantum well structure, the carrier separation by the piezoelectric effect may take place, and luminous efficiency may fall. <u>Drawing 1</u> is a band Fig. of a quantum well which consists of InGaN. Electric field are impressed in a well according to a piezoelectric effect, it becomes band structure like <u>drawing 1</u>, and the electron and electron hole which were poured into the quantum well dissociate spatially. Consequently, in order that the lap of the wave function of an electron and an electron hole may decrease and optical transition probability may decrease, luminous efficiency falls. It adds, and since both have dissociated spatially in case an electron and an electron hole recombine and emit light, luminescence wavelength will form long wavelength.

[0004] In order to solve such a problem, in InGaN quantum well structure, the technique which dopes Si (silicon) to a barrier layer is often adopted (for example, S.Nakamura et al. Appl.Phys. Lett. 72 (2) P. 211). If Si dope is performed to a barrier layer, an electron will be emitted during a crystal, and when this electron is distributed within a quantum well layer, piezo electric field are covered. Hereafter, the conventional technique of performing Si dope to a barrier layer is explained.

[0005] <u>Drawing 2</u> is the example of the conventional technique of performing Si dope to a quantum well barrier layer in a gallium nitride system semi-conductor light corpuscle child. In <u>drawing 2</u>, n mold field where the slash section doped Si, and the other part are undoping fields.

[0006] Drawing 2 (a) is the structure indicated by JP,2000-133883,A. According to this official report, by adding n mold impurity of specific thickness and specific concentration for a barrier layer, and considering a well layer as undoping, and combining this undoping well layer and said barrier layer, photoelectric conversion efficiency can be raised by low Vf and few leakage current, and it is supposed that a radiant power output even with a good low power can be obtained. However, since a well layer will be formed on the barrier layer by which Si dope was carried out, this structure becomes the cause which a point defect may increase into a well layer, or the interface of a well layer and a barrier layer may become disorderly, and causes decline in luminous efficiency from a crystalline fall.

[0007] Drawing 2 (b) and (c) are the configurations indicated by JP,2000–332364,A. Giving distribution which the technique which gives Si concentration distribution in a barrier layer is indicated, and is different by the case where they are the case where the outermost surface is a Ga side (c-th page), and N side (c-th [-] page) as shown in drawing 2 (b) and (c) to this official report is indicated. namely, about the nitride system semi-conductor light emitting device whose outermost surface is an N (nitrogen) side In case Si doping to a barrier layer is performed, lowering doping concentration is indicated as it goes to the part near p mold side from n mold side, and when the outermost surface is a Ga (gallium) side Lowering doping concentration is indicated as it goes to the part near n mold side from p mold side conversely, and it is indicated to be this that piezo electric field can be effectively reduced by these approaches. Ga side (c-th page) and N side have the difference in structure as shown in drawing 12. The slash section of drawing 12 (a) is Ga side, and the slash section of drawing 12 (b) is N side. Ga side and the direction of the piezo electric field generated in respect of N become the reverse sense exactly. The above-mentioned official report has advocated drawing 2 (b) and a doping profile as shown in (c) in consideration of the direction of this piezo electric field. However, according to examination of this invention person, with such structures, it is checked that effect of piezo electric field cannot necessarily be eliminated fully.

[0008] <u>Drawing 2</u> (d) is the configuration indicated by JP,11-340559,A. By doping a lot of Si to a barrier layer by profile like <u>drawing 2</u> (d), a technique given [ this ] in an official report generates piezo electric field and the electric field of an opposite direction, while setting to the field of the upper and lower sides whose well layer is pinched (inside A and B of drawing), and it prevents the carrier separation which originates in piezo electric field by this. By this method, in order to generate piezo electric field and the electric field of an opposite

direction, it is necessary to dope a lot of Si in a barrier layer. In GaN, it is indicated by the paragraph 0010 of this official report that three or more [ 1019cm - ] dopes are required, and the example which introduced the impurity of 2x1019cm-3 in the example is shown in it. However, when such a lot of Si is introduced into a barrier layer, it may become the cause of a luminous efficiency fall — the defect of a barrier layer increases and a luminescence life becomes short.

[0009] <u>Drawing 2</u> (e) is the configuration indicated by JP,2001–102629,A. The structure where the field D by which n mold dope was carried out was inserted into the undoping fields [ like <u>drawing 2</u> (e) ] C and E whose technique given [ this ] in an official report is is indicated. It is supposed by adopting such a configuration that forward voltage can be reduced, without causing aggravation of a component property. However, it was difficult to fully eliminate the effect of piezo electric field with such structures.

[0010]

[Problem(s) to be Solved by the Invention] This invention fully eliminates the effect of piezo electric field in view of the above-mentioned situation, maintaining the crystallinity of a barrier layer good, and it aims at this offering the semiconductor device excellent in luminous efficiency.

[0011]

[Means for Solving the Problem] According to this invention, the well layer and barrier layer which consist of an III group nitride semi-conductor It is the quantum well structure which comes by turns to carry out a laminating to the crystal orientation expressed with x, and [y, -(x+y), z] (x and y are the integers of arbitration and z is the natural number). Said barrier layer Including n mold field and the undoping field where n mold impurity was doped, the high impurity concentration of said n mold field is three or less [5x1018cm -], and quantum well structure \*\* characterized by having formed said well layer on said undoping field, and forming said n mold field on this well layer is offered. According to this invention, it has a semi-conductor substrate and the quantum well structure formed on it. Moreover, said quantum well structure The well layer and barrier layer which consist of an III group nitride semi-conductor [x, y, -(x+y)], It comes by turns to carry out a laminating to the crystal orientation expressed with z] (x and y are the integers of arbitration and z is the natural number). Said barrier layer Including n mold field and the undoping field where n mold impurity was doped, the high impurity concentration of said n mold field is three or less [5x1018cm -], and semiconductor device \*\* characterized by having formed said well layer on said undoping field, and forming said n mold field on this well layer is offered.

[0012] According to this invention, since the well layer is formed on the undoping field, the crystallinity of a well layer becomes good. It is because the crystalline fall by n mold impurity is controlled. [0013] Moreover, the effect of piezo electric field is controlled by n mold field of the barrier layer formed on the well layer. As an approach of doping Si to the barrier layer of well layer right above, although indicated by the JP,11-340559, A official report, this was what prevents the carrier separation which is made to generate piezo electric field and the electric field of an opposite direction in the field of the upper and lower sides whose well layer is pinched, and originates in piezo electric field by this. On the other hand, this invention pours in a carrier to a well layer from the barrier layer which adjoins a well layer, and prevents the carrier separation which originates in piezo electric field by this, and a different principle from a technique given [ above-mentioned ] in an official report is used for it. The difference of this principle has prescribed the high impurity concentration in a barrier layer to low concentration in this invention rather than the high impurity concentration indicated to be three or less [5x1018cm - ] at said JP,11-340559,A official report. According to examination of this invention person, when installation of such a low-concentration impurity also introduced the impurity into right above [ well layer ] correctly, it became clear that the carrier separation by sufficient piezo electric field can be controlled. This invention is made based on the starting new knowledge. [0014] According to this invention, according to the synergism of the above configuration, maintaining the crystallinity of a barrier layer good, the effect of piezo electric field can be reduced and outstanding luminous efficiency can be realized.

[0015] In this invention, x and y are the integers of arbitration and z is the natural number. By carrying out like this, the effect of piezo electric field can fully be eliminated, maintaining the crystallinity of a barrier layer good, and, thereby, the semiconductor device which was further excellent in luminous efficiency can be offered.

[0016] In this invention, the band gap of a barrier layer is larger than a well layer, and it points out vertical both the layers whose well layers are pinched. Let vertical both the layers whose well layers are pinched also in the case of single quantum well structure be barrier layers. In addition, in this invention, a multiplex quantum well or a single quantum well is sufficient as quantum well structure.

[0017] After forming said n mold field furthermore according to this invention, being the manufacture approach of the above-mentioned semiconductor device, and supplying the material gas of an III group nitride semiconductor, and the material gas of n mold impurity, Supply of the material gas of said n mold impurity is suspended, the material gas of an III group nitride semi-conductor is supplied, and the manufacture approach of the semiconductor device characterized by including the process which forms said well layer where the material gas of n mold impurity in a growth ambient atmosphere is eliminated after that is offered.

[0018] If n mold impurity is introduced at the time of well layer growth, luminous efficiency will tend to fall remarkably. Since according to the manufacture approach concerning this invention a well layer is formed where the material gas of n mold impurity is eliminated, such a problem is solvable.

۳,

[O019] In this manufacture approach, the process formed without taking out multiplex quantum well structure From growth equipment by vapor growth shall be included. The configuration which considers time amount after suspending supply of the material gas of n mold impurity at this time until it starts formation of said well layer as the above for 30 seconds is employable. For example, after forming n mold field, the configuration which considers time amount of the time of the first process termination to the time of the third process initiation as the above for 30 seconds is employable including the first process which suspends supply of the material gas of n mold impurity, the second process which forms said undoping field, and the process which forms said well layer. Thus, by establishing the time amount which stops feeding, mixing of n mold impurity to a subsequent growth phase can be prevented effectively. This stop time is most preferably considered as the above for 100 seconds more than for 60 seconds. By carrying out like this, mixing of n mold impurity to a growth phase can be prevented more certainly, and the crystal quality of a barrier layer, especially a well layer can be raised more. The quantum well structure concerning this invention can be applied to photo detectors, such as light emitting devices, such as semiconductor laser and light emitting diode, a solar battery, and a photosensor, a modulator, etc., and can also be applied to electronic devices, such as FET (field effect transistor). When it applies to a barrier layer, an optical waveguide layer, etc. of a light emitting device, specifically, outstanding Juminous efficiency can be realized. On the other hand, with a GaN system semi-conductor, in case the n mold GaN is grown up in an electron device, in order to obtain big mobility, it is necessary to add a lot of n mold impurities, since there are very many defects. A good n-type-semiconductor layer is obtained by doping n mold impurity only in the lower layer section of the n type layer, as shown in this invention, and growing up an undoping layer after that in that case, without worsening the crystallinity of the layer which grows up to be the upper layer further. In addition, the direction where the semi-conductor layer carries out the laminating of the direction of a laminating in this invention on the substrate is said. [0020]

[Embodiment of the Invention] In this invention, high impurity concentration (average concentration) of n mold field of well layer right above is made or less [ 5x1018cm - ] into three. Maintaining the crystallinity of a barrier layer good by carrying out like this, the effect of piezo electric field was reduced and outstanding luminous efficiency is realized. If the high impurity concentration of n mold field is too high, the crystallinity of a barrier layer will fall and luminous efficiency will fall. Although the minimum of n mold high impurity concentration is suitably defined according to the target engine performance etc., it takes or more [ 5x1017cm - ] for three three or more [ 1x1017cm - ] preferably. If it does in this way, the carrier separation by piezo electric field can fully be controlled, and luminous efficiency can be raised further. In addition, the high impurity concentration in a quantum well can be measured by SIMS (secondary ion mass spectroscopy). [0021] The field directly under a well layer is made into the undoping field in this invention. The field where the undoping field has not doped n mold impurity more than predetermined concentration is said, and the thing containing a small amount of n mold impurity is also contained. n mold high impurity concentration of an undoping field is preferably made less than [ 1x1016cm - ] into three less than [ 1x1017cm - ] three, for example. If it does in this way, the crystallinity of the well layer formed on an undoping field can be made good, and luminous efficiency can be raised.

[0022] The barrier layer of the light emitting device concerning this invention may be which structure of a multiplex quantum well and a single quantum well. When multiplex quantum well structure is adopted, the effectiveness of this invention which eliminates the effect of piezo electric field becomes more remarkable, maintaining good crystallinity. When adopting multiplex quantum well structure, after forming a barrier layer n mold field, it becomes the procedure which forms a barrier layer undoping field and subsequently forms a well layer. After forming n mold field at this time, mixing of n mold impurity to a subsequent growth phase can be preferably prévented effectively 60 seconds or more 30 seconds or more by establishing the time amount which stops the feeding of n mold impurity for 100 seconds or more still more preferably. [0023] The light emitting device concerning this invention has the laminated structure which the well layer was formed [ laminated structure ] on the barrier layer undoping field, and had the barrier layer n mold field formed on it. Here, although having touched directly is desirable as for a barrier layer undoping field top and a well layer, other layers 2nm or less may intervene. Moreover, although having touched directly is desirable between a well layer and a barrier layer n mold field, the ultra-thin film 2nm or less may intervene. For example, you may have an undoping barrier layer 2nm or less between a well layer and a barrier layer n mold field. [0024] In this invention, n mold impurity of predetermined concentration is doped to the barrier layer of the right above of a well layer. Drawing 3 draws typically the band structure of the quantum well in this invention. by doping Si into the part (part which has required the skirt) into which the electron wave function has spread, an electron is efficiently alike, it is poured into a well, and luminous efficiency is improved effectively. In addition, since it is about 2nm, if the effusion of the wave function to a barrier layer is doped less than 2nm right above [ of a well layer ], it is effective. This point is hereafter explained with reference to drawing 3 [0025] The wave function which oozed out to the barrier layer decreases exponentially like drawing 3 (a). The invasion length lambda at that time is [Equation 1].

$$\lambda = \frac{h}{2\pi\sqrt{2mV}}$$

It is come out and given. At this time, h is a Planck's constant (6.63x10-34 J-s), and m is an electronic effective mass. (1.82x10-31 kg) V is the height of the barrier layer to a well layer. It is [Equation 2] when it asks for the invasion length lambda from these.

$$\lambda = \frac{h}{2\pi\sqrt{2mV}} = 2\times 10^{-9} \ (m)$$

That is, the invasion length lambda can be found with about 2nm.

[0026] If n mold impurity is doped less than 2nm right above [ of a well layer ], the improvement effectiveness of luminous efficiency will become remarkable from the above thing. If n mold field exists in one part of less than 2nm right above [ of a well layer ], the effectiveness of this invention will be acquired. That is, the ultrathin film 2nm or less may intervene between a well layer and n mold field. However, since it decreases exponentially like drawing 3 (a), in order to fully acquire the above—mentioned effectiveness, as for the wave function which cozed out to the barrier layer, it is desirable to prepare n mold field so that right above [ well layer ] may be touched.

[0027] In this invention, 3nm or more of 5nm or more of thickness of an undoping field is 7.5nm or more preferably. Although there is especially no upper limit of thickness, it may be 20nm or less, for example. By preparing the undoping field of such thickness, the crystalline fall by n mold field can be recovered, and the crystallinity of the well layer formed in the upper part can be made good.

[0028] Moreover, 2nm or more of thickness of n mold field is 3nm or more more preferably. About an upper limit, 10nm or less is more preferably set to 8nm or less. If the thickness of n mold field is too thin, it will become difficult to fully cover piezo electric field. When the thickness of n mold field is too thick, the crystallinity of a barrier layer may fall.

[0029] As for n mold high impurity concentration of the whole barrier layer which united n mold field and the undoping field, in this invention, it is desirable to carry out to three or less [ 3x1018cm - ]. The further excellent luminous efficiency is realizable, maintaining the crystallinity of a barrier layer good, if it does in this way.

[0030] Various things can be used for a substrate in this invention. For example, the dissimilar-material substrate of III group nitride semi-conductor substrates, such as GaN and AlGaN, sapphire, SiC, and MgAl2O4 grade etc. can be used. Among these, when an III group nitride semi-conductor substrate is used, the improvement effect of luminous efficiency becomes much more remarkable. When the laser structure which consists of a GaN system semi-conductor using dissimilar-material substrates, such as sapphire, is formed, many defects will be included in a barrier layer, a carrier is caught by the defect, and nonluminescent recombination etc. becomes easy to happen. As an approach of avoiding this, impurities, such as Si, are doped comparatively so much in a barrier layer, localization is carried out to the above-mentioned defect, and it becomes effective that a carrier is caught by the defect. However, when such an approach is adopted, as mentioned above, the crystal quality of the barrier layer by Si may deteriorate, and luminous efficiency may fall. On the other hand, luminous efficiency is effectively improvable, piezo electric-field shielding effect sufficient with a small amount of n mold impurity being acquired, and maintaining the crystallinity of a barrier layer good by combining this and the quantum well barrier layer which has the doping profile of n mold impurity specified by this invention, using an III group nitride semi-conductor substrate as a substrate. [0031] As for the surface dislocation density of the above-mentioned viewpoint to an III group nitride semiconductor substrate, it is desirable that it is two or less [ 108 //cm ]. Such a low migrating group plate can be obtained by FIELO (Facet-Initiated Epitaxial Lateral Overgrowth) or the pendeoepitaxy method shown below. [0032] (FIELO law) Thin GaN is formed on substrates, such as sapphire, and stripe-like SiO2 mask is formed on it. By making mask opening carry out selection longitudinal direction growth of the GaN, a GaN layer with little surface dislocation density is obtained. A rearrangement is not only blocked with SiO2 mask, but this is because it is bent to a substrate horizontal direction at the time of selection longitudinal direction growth. This approach is "application physics. It is indicated by the 68th volume, 774th page - 779th page [ of the 7 No. (1999)]", etc.

(The pendeoepitaxy method) After forming a low-temperature buffer layer on a substrate, the GaN layer which consists of a single crystal is formed. Subsequently, the pattern of GaN prolonged in the shape of a stripe is formed by carrying out selective etching using a mask. By carrying out crystal growth from the top face or side face of this GaN stripe, a substrate layer with little surface dislocation density can be formed. The pendeoepitaxy method is indicated by "Tsvetankas.Zhelevaet.aluminum.;MRSInternet J.Nitride Semicond.Res.4S1, G3.38 (1999), etc.", for example.

[0033] In addition, the surface dislocation density of an III group nitride semi-conductor substrate measures an etch pit, or can measure the cross-section section by well-known approaches, such as carrying out TEM observation.

[0034] The "III group nitride semi-conductor" in this invention is effective when it is made into the gallium nitride system semi-conductor expressed with a general formula InxAlyGaN (0 <=x <=1, 0 <=y <=1). Moreover, the III group nitride semi-conductor layer is more effective when it shall have the crystal structure of a wurtzite mold. Since big piezo electric field occur and the effect of piezo electric field becomes remarkable into a barrier layer when such an ingredient is used, the depressor effect of the piezo electric field by this invention

is demonstrated more notably.

[0035] The quantum well structure concerning this invention has the configuration the well layer and barrier layer which consist of an III group nitride semi-conductor come by turns to carry out a laminating to the crystal orientation expressed with x, and [y, - (x+y), z] (x and y are the integers of arbitration and z is the natural number). For example, it is the III group nitride semi-conductor layer which has the crystal structure of a wurtzite mold, and a crystal growth shaft can consider as the semi-conductor layer which has a forward component in the direction of a c-axis, i.e., the [0001] directions. As such a semi-conductor layer, if for example, a gallium nitride system semi-conductor is mentioned as an example, the semi-conductor layer which makes a growth side a field (1-101), a field (11-21), etc. will be illustrated.

[0036] The difference in such a crystal growth side can be specified by evaluating what kind of elements the outermost surface consists of. When InxAlyGa1-x-yN (0<=x<=1, 0<=y<=1) is chosen as a semiconductor material and C side, i.e., (0001), a field, is made into a crystal growth side, the outermost surface turns into Ga side (c-th page), as shown in drawing 12. Although X-ray analysis is effective in order to check what kind of field the outermost surface is, it can also check simple by carrying out wet etching of the front face with a predetermined drug solution. For example, in the case of a gallium nitride system semi-conductor, etching only the field of N polarity is known and an etching agent like a potassium hydroxide can be easily judged by using this in Ga side (c-th page) or N side (c-th [-] page). In order to consider as the semi-conductor layer which has the crystal growth side specified by this invention, it is important to choose suitably the crystal growth side of a crystal growth substrate and a substrate, the growth conditions of a semi-conductor layer, etc.

Moreover, it is also important to wash a substrate front face on suitable conditions, for example, on the c-th page of sapphire, in order to grow up the semi-conductor layer which makes C side, i.e., (0001), a field, a crystal growth side, it is effective to heat-treat a substrate front face on condition that predetermined under a hydrogen ambient atmosphere.

[0037] This invention is more effective when a well layer applies to the configuration containing In. It is known that In will tend to start phase separation in a barrier layer. For this reason, if piezo electric field occur in a quantum well, conjointly, oscillation wavelength turns into many wavelength, or the operation by the presentation ununiformity by phase separation and piezo electric field of In may cause the phenomenon of changing luminescence wavelength distribution by the inrush current. According to this invention, such a phenomenon can be controlled effectively and the property containing In of quantum well barrier layer original can be demonstrated.

[0038] As for n mold impurity, in this invention, it is desirable that a kind of element chosen from the group which consists of Si, O, germanium, and Sn shall be included at least. If it does in this way, decline in the luminous efficiency by piezo electric field can be controlled effectively.

[0039] In this invention, the configuration in which n mold high impurity concentration is decreasing continuously in the field between n mold field in a barrier layer and an undoping field is employable. Maintaining the crystallinity of a barrier layer good, if it does in this way, the effect of piezo electric field can be reduced and outstanding luminous efficiency can be realized.

[0040]

[Example] < Example 1> Drawing 4 is the outline sectional view of the III-V group nitride semiconductor laser concerning this invention. In drawing 4, on silicon on sapphire 401 with a thickness of 330 micrometers which uses C side as a front face The low-temperature GaN buffer layer 402 with a thickness of 40nm, n mold with a thickness of 1.5 micrometers The GaN contact layer 403, The multiplex quantum well structure barrier layer 406 of three periods which consist of the n mold aluminum0.07Ga0.93N cladding layer 404 with a thickness of 1 micrometer, the n mold GaN lightguide layers 405 with a thickness of 0.1 micrometers, In0.2Ga0.8N quantum well layers with a thickness of 3nm, and In0.02Ga0.98N barrier layers with a thickness of 10nm, The p mold aluminum0.2Ga0.8N cap layer 407 with a thickness of 20nm, the p mold GaN lightguide layer 408 with a thickness of 0.1 micrometers, the p mold aluminum 0.07 Ga 0.93 N cladding layer 409 with a thickness of 0.6 micrometers, the p mold GaN contact layer 410 with a thickness of 0.05 micrometers, and nickel The p electrode 411 and the two-layer metal n electrode 412 of Ti/aluminum which consist of a two-layer metal of /Au are formed. In drawing 4, p mold cladding layer 409 and p mold contact layer 410 are processed into the ridge structure 413 of the shape of a stripe with a width of face of 3 micrometers by etching, and are carrying out the constriction of the current only to the ridge part with SiO2 film 414 formed except for the head of a ridge. Moreover, it sets to drawing 4 and is n mold by etching. The GaN contact layer 403 is exposed and the n electrode 412 is formed in the top face.

[0041] Next, the process of the layer structure of <u>drawing 4</u> is explained. Organic metal chemical-vapor-deposition equipment (henceforth, MOCVD) was used for formation of each semi-conductor layer. The growth pressure was set to 100Torr(s) in all the fields of growth of a semi-conductor layer. Ammonia (henceforth, NH3) as an III group element source of supply as a V group element source of supply Moreover, trimethylgallium (henceforth, TMG), Trimethylaluminum (henceforth, TMA), trimethylindium (henceforth, TMI), Bis-ethylcyclopentadienyl magnesium (following (EtCp) 2Mg), silane (henceforth, SiH4) It uses. About an organic metal, each cylinder temperature as -10 degrees C, 20 degrees C, and 30 degrees C The saturated steam was supplied within the reaction by carrying out bubbling by N2 of pressure 760Torr. First, the silicon on sapphire 401 which uses C side as a front face was installed within the reaction, it heated at 1100 degrees C under the hydrogen ambient atmosphere, and clarification on the front face of a substrate was performed.

Next, substrate temperature was made into 500 degrees C, TMG5sccm and NH310slm were supplied, and the 40nm low-temperature GaN buffer layer 402 was formed on silicon on sapphire 401. Next, supply of TMG was stopped and substrate temperature was made into 1100 degrees C. Subsequently, TMG15sccm, SiH45sccm as a dopant and NH310slm were supplied, and the n mold GaN contact layer 403 with a thickness of 1.5 micrometers was formed on the substrate. Furthermore, TMG15sccm, TMA5sccm, SiH45sccm, and NH310slm are supplied on a substrate, and it is n mold with a thickness of 1 micrometer. Subsequently TMG15sccm, SiH45sccm, and NH310slm were supplied for the aluminum0.07Ga0.93N cladding layer 404, and the n mold GaN lightguide layer 405 with a thickness of 0.1 micrometers was formed. The multiplex quantum well structure barrier layer 406 which holds the temperature of a substrate 401 at 800 degrees C, supplies TMG10sccm, TMI50sccm or 30sccm(s), SiH45sccm, and NH310slm next, and consists of three periods of the In0.2Ga0.8N quantum well layer of 3nm of thickness and the In0.02Ga0.98N barrier layer of 5nm of thickness on a substrate was formed.

[0042] Here, formation of the multiplex quantum well structure barrier layer 406 is explained in detail using drawing 5. The temperature of a substrate 401 is held at 800 degrees C, TMG10sccm, TMI30sccm, SiH45sccm, and NH310slm are supplied, and the 2.5nm n mold In0.02Ga0.98N barrier layer 501 is formed. Next, only supply of SiH4 is suspended, supplying other raw materials is continued for 100 seconds, and the 7.5nm undoping In0.02Ga0.98N barrier layer 502 is formed. Furthermore, the quantity of the amount of supply of TMI is increased to 50sccm(s), and the 3nm undoping In0.2Ga0.8N well layer 503 is formed. 3 period repeat and the last end this process by undoping In0.02Ga0.98N layer 502. The above barrier layer formation process was carried out without taking out from growth equipment.

[0043] Thus, they are TMG15sccm and TMA5sccm on the formed barrier layer 406, 2Mg 5sccm and NH310slm were supplied as a dopant (EtCp), and the p mold aluminum0.2Ga0.8N cap layer 407 with a thickness of 20nm was formed. Subsequently, the temperature of a substrate 401 is held at 1100 degrees C, and it is TMG15sccm on a substrate, 2Mg 5sccm and NH310slm were supplied as a dopant (EtCp), and the p mold GaN lightguide layer 408 with a thickness of 0.1 micrometers was formed. Subsequently, TMG15sccm and TMA5sccm, 2Mg 5sccm and NH310slm were supplied as a dopant (EtCp), and the p mold aluminum0.07Ga0.93N cladding layer 409 was formed. Next, TMG15sccm, 2(EtCp) Mg5sccm, and NH310slm were supplied on the substrate, and the p mold GaN contact layer 410 with a thickness of 0.05 micrometers was formed. Then, the substrate 401 was picked out from growth equipment and the p mold aluminum0.07Ga0.93N cladding layer 409 and the p mold GaN contact layer 410 were processed into the ridge structure 413 of the shape of a stripe with a width of face of 3 micrometers by etching. Furthermore except for the head of a ridge, SiO2 film 414 was formed, and the p electrode 411 which consists of a two-layer metal of nickel/Au was formed with vacuum deposition. Moreover, it is n mold by etching. The GaN contact layer 403 was exposed and the n electrode 412 which consists of a two-layer metal of Ti/aluminum was formed in the top face with vacuum deposition.

[0044] The barrier layer of the obtained semiconductor laser had the structure in which the barrier layer undoping field / well layer / barrier layer n mold field carried out the laminating in this order, and the profile of each class was as follows.

barrier layer undoping field (undoping In0.02Ga0.98N barrier layer 502): — 2.5nm of thickness and 3 less than [7.5nm of thickness, 3nm of less than / Si concentration 1x1017cm—3 / well layer (undoping In0.2Ga0.8N well layer 503):thickness, and 1x1017cm Si concentration to ] barrier layer n mold field (n mold In0.02Ga0.98N barrier layer 501):concentration [Si / of 4x1018cm] (average)—3Si concentration were measured by SIMS. Drawing 11 is Si concentration profile and In concentration profile of a quantum well barrier layer which were obtained by this example. In SIMS analysis, in order to tunnel a sample by the ion beam, the element detected is driven in in the depth direction and the profile obtained lengthens the skirt. Therefore, although a measurement result which seems to mix Si even in the well layer directly under a barrier layer also in drawing 11 is brought, Si is doped with the controllability sufficient only right above [of a well layer (undoping In0.2Ga0.8N well layer 503)] in fact.

[0045] Moreover, when simple evaluation by wet etching was performed about the sample which formed the semi-conductor layer in the same process as the above and the polarity of the p mold GaN contact layer 410 was investigated, it was checked that the front face of this layer is a Ga side (c-th page).

[0046] When luminescence reinforcement and a luminescence life were evaluated by the conventional method about the semiconductor laser of this example, luminescence reinforcement was 10a.u. and the luminescence life was 0.8ns.

[0047] In this example, since it can prevent supplying n mold impurity raw material which remained in piping of the section of a reaction, or growth equipment by establishing the time amount which suspends n mold impurity raw material during well layer growth after growing up the barrier layer which doped n mold impurity, a well layer is not polluted by n mold impurity, but a quality well layer is obtained. Consequently, a light emitting device with luminous efficiency high as mentioned above can be obtained.

[0048] Moreover, among barrier layers, about the part directly under a well layer, n mold impurity which checks growth is not introduced, but it considers as undoping, and crystalline improvement is aimed at. While growing up, the crystallinity which deteriorated at the time of the dope stratification recovers this undoping layer. For this reason, the crystallinity of the well layer formed on it can be raised, and the luminous efficiency of a light emitting device is improved also from this point.

[0049] In addition, in this example, although the barrier layer is formed in two kinds of layers, the n mold In0.02Ga0.98N barrier layer 501 and the undoping In0.02Ga0.98N barrier layer 502, the layer which carries out concentration change, or the layer which carries out concentration change stair—like can be inserted in the shape of a slope between the layers from which the concentration of two kinds of this n mold impurity is different, and the same effectiveness can be acquired also by carrying out concentration change.

[0050] <Example 2> Drawing 6 is the outline sectional view of the III-V group nitride semiconductor laser concerning this example. In drawing 6, laser structure is formed on the n mold GaN substrate 601 with a thickness of 330 micrometers with which this III-V group nitride semiconductor laser uses C side as a front face. FIELO which mentioned above this n mold GaN substrate 601 — when the consistency of the etching pit which produced by law and was generated using the phosphoric—acid system solution was measured, surface dislocation density was less than [ 108 //cm ] two. Since the surface dislocation density of a substrate is low, the dislocation density of the barrier layer formed in the upper part can be reduced, and the improvement effectiveness of the luminous efficiency by the doping profile of n mold impurity concerning this invention is acquired more notably. Hereafter, the manufacture approach of the semiconductor laser of this example is explained.

[0051] First on the n mold GaN substrate 601 n mold with a thickness of 1.5 micrometers The GaN layer 602, The multiplex quantum well structure barrier layer 605 of three periods which consist of the n mold aluminum0.07Ga0.93N cladding layer 603 with a thickness of 1 micrometer, the n mold GaN lightguide layers 604 with a thickness of 0.1 micrometers, In0.2Ga0.8N quantum well layers with a thickness of 3nm, and In0.02Ga0.98N barrier layers with a thickness of 10nm, It is formed on the p mold aluminum0.2Ga0.8N cap layer 606 with a thickness of 20nm, the p mold GaN lightguide layer 607 with a thickness of 0.1 micrometers, and the p mold GaN lightguide layer 607. The stripe-like opening 613 with a width of face [ of a direction ] of 2 micrometers The p mold aluminum0.07Ga0.93N cladding layer 609 with a thickness of 0.5 micrometers alternatively formed on the oxidation silicon mask 608 and the oxidation silicon mask 608 with a thickness of 0.2 micrometers which it had, the p mold GaN contact layer 610 with a thickness of 0.05 micrometers, and nickel The p electrode 611 and the two-layer metal n electrode 612 of Ti/aluminum which consist of a two-layer metal of /Au are formed. The n electrode 612 is formed in the rear face of the n mold GaN substrate 601 in drawing 6.

[0052] Next, the formation process of a semi-conductor layer is explained. MOCVD was used for formation of a semi-conductor layer. The growth pressure was set to 100Torr(s) in all fields. moreover -- as V group element source of supply -- NH3 -- as an III group element source of supply -- TMG, TMA, and TMI2 (EtCp) -- the saturated steam was supplied within the reaction using Mg and SiH4 by carrying out bubbling of each cylinder temperature by N2 of pressure 760Torr about an organic metal as -10 degrees C, 20 degrees C, and 30 degrees C. First, the n mold GaN substrate 601 which uses C side as a front face is installed within a reaction, and it heats at 1100 degrees C under a hydrogen ambient atmosphere, and, subsequently is TMG15sccm, SiH45sccm as a dopant and NH310slm were supplied, and the n mold GaN layer 602 with a thickness of 1.5 micrometers was formed on the substrate. Furthermore, TMG15sccm, TMA5sccm, SiH45sccm, and NH310slm are supplied on a substrate, and it is n mold with a thickness of 1 micrometer. Subsequently TMG15sccm, SiH45sccm, and NH310slm were supplied for the aluminum0.07Ga0.93N cladding layer 603, and the n mold GaN lightguide layer 604 with a thickness of 0.1 micrometers was formed. The multiplex quantum well structure barrier layer 605 which holds the temperature of the N type GaN substrate 601 at 800 degrees C, supplies TMG10sccm, TMI50sccm or 30sccm(s), and NH310slm next, and consists of three periods of the In0.2Ga0.8N quantum well layer of 3nm of thickness and the In0.02Ga0.98N barrier layer of 10nm of thickness on a substrate was formed.

[0053] Here, formation of the multiplex quantum well structure barrier layer 605 is explained in detail using drawing 7. The temperature of the N type GaN substrate 601 is held at 800 degrees C, TMG10sccm, TMI30sccm, SiH45sccm, and NH310slm are supplied, and n mold In0.02Ga0.98N layer 701 [ 2.5nm ] is formed. Next, only supply of SiH4 is suspended, supplying other raw materials is continued for 100 seconds, and undoping In0.02Ga0.98N layer 702 [ 7.5nm ] is formed. Furthermore, the quantity of the amount of supply of TMI is increased to 50sccm(s), and undoping In0.2Ga0.8N layer 703 [ 3nm ] is formed. 3 period repeat and the last end this process by undoping In0.02Ga0.98N layer 702. The above barrier layer formation process was carried out without taking out from growth equipment.

[0054] Next, they are TMG15sccm and TMA5sccm on the quantum well structure barrier layer 605, 2Mg 5sccm and NH310slm were supplied as a dopant (EtCp), and the p mold aluminum0.2Ga0.8N cap layer 606 with a thickness of 20nm was formed. Subsequently, the temperature of the N type GaN substrate 601 is held at 1100 degrees C, and it is TMG15sccm on a substrate, 2Mg 5sccm and NH310slm were supplied as a dopant (EtCp), and the p mold GaN lightguide layer 607 with a thickness of 0.1 micrometers was formed. Next, the oxidation silicon mask 608 was formed. After having taken out from growth equipment after cooling the N type GaN substrate 601 to a room temperature first, and forming the oxidization silicon film of 0.2 micrometers of thickness with a sputtering system, the opening 613 with a width of face of 2.0 micrometers was formed according to the photograph RISOGURAFU process and the etching process. Then, the N type GaN substrate 601 is again installed in growth equipment, it heats at 1100 degrees C, and they are TMG15sccm and TMA5sccm, 2Mg 5sccm and NH310slm were supplied as a dopant (EtCp), and the p mold aluminum0.2Ga0.8N cladding layer 609 was formed. Next TMG15sccm, 2(EtCp) Mg5sccm, and NH310slm were supplied, and the p

mold GaN contact layer 610 with a thickness of 0.05 micrometers was formed. Then, the substrate was picked out from growth equipment, the oxidation silicon film 614 was formed except for the head of a ridge, and the p electrode 611 which consists of a two-layer metal of mickel/Au was formed with vacuum deposition. Moreover, the n electrode 612 which consists of a two-layer metal of Ti/aluminum was formed in the rear face of the N type GaN substrate 601 with vacuum deposition.

[0055] The barrier layer of the obtained semiconductor laser had the structure in which the barrier layer undoping field / well layer / barrier layer n mold field carried out the laminating in this order, and the profile of each class was as follows.

barrier layer undoping field (In0.02Ga0.98N layer 702): -- 2.5nm of thickness and 3 less than [ 7.5nm of thickness, 3nm of less than / Si concentration 1x1017cm-3 / well layer (undoping In0.2Ga0.8N layer 703):thickness, and 1x1017cm Si concentration to ] barrier layer n mold field (n mold In0.02Ga0.98N layer 701):concentration [ Si / of 4x1018cm ] (average)-3Si concentration were measured by SIMS.

[0056] Moreover, when simple evaluation by wet etching was performed about the sample which formed the semi-conductor layer in the same process as the above and the polarity of the p mold GaN contact layer 610 was investigated, it was checked that the front face of this layer is a Ga side (c-th page).

[0057] When luminescence reinforcement and a luminescence life were evaluated by the conventional method about the semiconductor laser of this example, luminescence reinforcement was 12a.u. and the luminescence life was 1.0ns.

[0058] In this example, since it can prevent supplying n mold impurity raw material which remained in piping of the section of a reaction, or growth equipment by establishing the time amount which suspends n mold impurity raw material during well layer growth after growing up the barrier layer which doped n mold impurity, a well layer is not polluted by n mold impurity, but a quality well layer is obtained. Consequently, a light emitting device with luminous efficiency high as mentioned above can be obtained.

[0059] Moreover, among barrier layers, about the part directly under a well layer, n mold impurity which checks growth is not introduced, but it considers as undoping, and crystalline improvement is aimed at. While growing up, the crystallinity which deteriorated at the time of the dope stratification recovers this undoping layer. For this reason, the crystallinity of the well layer formed on it can be raised, and the luminous efficiency of a light emitting device is improved also from this point.

[0060] Furthermore by this example, the N type GaN substrate 601 of low dislocation density is used as a crystal growth substrate substrate. For this reason, the crystallinity of a quantum well barrier layer is good, and becomes more remarkable [ the improvement effect of the luminous efficiency by adoption of the abovementioned Si concentration profile ] from the case where silicon on sapphire is used.

[0061] In addition, in this example, although the barrier layer is formed in two kinds of layers, n mold impurity dope layer 701 and the undoping layer 702, the layer which carries out concentration change, and the layer which carries out concentration change stair—like can be inserted in the shape of a slope between the layers from which the concentration of two kinds of this n mold impurity is different, and the same effectiveness can be acquired also by carrying out concentration change.

[0062] <Example 1 of a comparison> In the semiconductor laser shown in an example 2 and <u>drawing 6</u>, the sample which carried out Si doping profile of a barrier layer as shown in <u>drawing 2</u> (a), (c), and (e) was produced and evaluated, respectively.

[0063] Sample a adopts n mold impurity doping profile of <u>drawing 2</u> (a), and is using it as 10nm of barrier layers, and 3nm of well layers.

[0064] Sample b adopts n mold impurity doping profile of <u>drawing 2</u> (c), uses it as 10nm of barrier layers, and 3nm of well layers, and is setting 5nm and a barrier layer n mold field to 5nm for the barrier layer undoping field.

[0065] Sample c adopts n mold impurity doping profile of <u>drawing 2</u> (e), uses it as 10nm of barrier layers, and 3nm of well layers, and is setting each 5nm and a barrier layer n mold field to 2.5nm for the barrier layer undoping field.

[0066] In Samples a, b, and c, Si concentration (average) was set to 4x1018cm-3 in the barrier layer undoping field in 1x1017cm Si concentration to less than [3], and a barrier layer n mold field. A result is shown in Table 1. It became clear that luminous efficiency is improved notably by adopting the structure of the example 2 which carried out n mold dope of undoping and right above [well layer] directly under the well layer. [0067] <Example 2 of a comparison> In the semiconductor laser shown in an example 2 and drawing 6, the sample which set Si concentration (average) of a barrier layer n mold field (n mold In0.02Ga0.98N layer 701) to 1x1019cm-3 was produced and evaluated. A result is shown in Table 1. By Si concentration of this example of a comparison, it became clear that luminous efficiency falls on the contrary. [0068]

[Table 1]

# 表1

試料	ドーピング方法・	発光強度 / a. u.	発光寿命 / ns
比較例 1 試料 a	障壁層全体に一様ドープ	9. 0	0.6
比較例 1 試料 b	井戸層直下にドープ	3. 5	0. 31
比較例1 試料c	スペーサー層あり (サンドイッチ構造)	4. 3	0.37
実施例 2	井戸層直後にドープ	1 2	1. 0
比較例 2	井戸層直後にドープ	8	0.6

[0069] <Example of reference> Drawing 9, drawing 10, and drawing 13 are graphs which show the result of having produced the semiconductor laser which doped Si to the InGaN multiplex quantum well barrier layer, and having measured a luminescence life, PL luminescence wavelength (energy), and luminescence reinforcement. The structure of semiconductor laser is the same as that of drawing 2 except for a barrier layer. Quantum well structure was made into the structure which consists of three periods of the In0.2Ga0.8N quantum well layer of 3nm of thickness, and the In0.02Ga0.98N barrier layer of 10nm of thickness, and doped Si all over the barrier layer. Si concentration was measured by SIMS. Moreover, the second harmonic wave (SHG) (370nm, 80MHz, average output of 5mW) of picosecond mode locking Ti:Sapphire laser was used for the excitation light source of PL measurement.

[0070] <u>Drawing 9</u> is a graph which shows Si concentration and the relation of a luminescence life. When Si is doped by the concentration exceeding 5x1018cm-3, it turns out that the luminescence life became short rapidly and the quantum well has deteriorated. <u>Drawing 10</u> is a graph which shows the relation between Si concentration and PL luminescence wavelength. Although luminescence wavelength short-wave-ized along with the increment in Si concentration, it became clear that the effectiveness is saturated with 5x1018cm-3. <u>Drawing 13</u> is a graph which shows the relation between Si concentration and luminescence reinforcement. Even if Si concentration was too high and it was too low, it became clear that luminescence reinforcement falls.

[0071] When a luminescence life's falling from the above thing if Si concentration's is made high too much, and Si concentration were made low too much, it was checked that luminescence energy and luminescence reinforcement fall.

[0072] As shown in the above-mentioned example of reference, since a luminescence life fell rapidly while a piezo shielding effect is saturated with the field exceeding 5x1018cm-3 in high impurity concentration, even if it raised high impurity concentration in this field, it was checked with the structure which doped Si all over the barrier layer that luminous efficiency falls. Although the above-mentioned example of reference is an example which doped n mold impurity to the whole barrier layer, the conclusion obtained here is right above [ undoping and / well layer ] applied similarly in the comparison of the example (an example 2, example 2 of a comparison) considered as n mold dope directly under a well layer. That is, the improvement effect of luminous efficiency was accepted in the example 2 which makes high impurity concentration in the barrier layer of well layer right above about [ 5x1018cm - ] three, and luminous efficiency got worse in the example 2 of a comparison which makes high impurity concentration in the barrier layer of well layer right above about [ 1x1019cm - ] three. As a result of fully not recovering crystallinity but the defect of a well layer increasing while forming the undoping field even if it makes an undoping field intervene and forms a well layer after that when it considers as the high impurity concentration exceeding 1x1019cm-3, it is imagined as that to which luminous efficiency gets worse. In this invention, high impurity concentration in the barrier layer of well layer right above is made or less [ 5x1018cm - ] into three based on the above experimental result.

[0073] <Example 3> <u>Drawing 8</u> is the outline sectional view of the III-V group nitride semi-conductor light emitting diode concerning this invention. On silicon on sapphire 801 with a thickness of 330 micrometers used as a front face, C side The low-temperature GaN buffer layer 802 with a thickness of 40nm, n mold with a thickness of 1.5 micrometers The GaN contact layer 803, the n mold GaN layer 804 with a thickness of 4 micrometers, the undoping GaN layer 805 with a thickness of 7.5nm, the In0.2Ga0.8N barrier layer 806 with a thickness of 3nm, p mold aluminum0.15Ga0.85N layer 808 and the p mold GaN contact layer 809 with a thickness of 20nm with an n mold GaN layer [ 807 ] of with a thickness of 5nm and a thickness of 50nm, the p electrode 810 which consists of a two-layer metal of nickel/Au, and the n electrode 811 which consists of a two-layer metal of Ti/aluminum are formed. In drawing 8, the n mold GaN contact layer 803 is exposed by etching, and the n electrode 811 is formed in the top face.

[0074] Next, the process of the layer structure of drawing 8 is explained. MOCVD was used for formation of each semi-conductor layer. The growth pressure was set to 100Torr(s) in all fields. moreover -- as V group element source of supply -- NH3 -- as an III group element source of supply -- TMG, TMA, and TMI2 (EtCp) -- the saturated steam was supplied within the reaction using Mg and SiH4 by carrying out bubbling of each cylinder temperature by N2 of pressure 760Torr about an organic metal as -10 degrees C, 20 degrees C, and 30 degrees C. First, the silicon on sapphire 801 which uses C side as a front face was installed within the reaction, it heated at 1100 degrees C under the hydrogen ambient atmosphere, and clarification on the front face of a substrate was performed. Next, substrate temperature was made into 500 degrees C, TMG5sccm and NH310slm were supplied, and the 40nm low-temperature GaN buffer layer 802 was formed on silicon on sapphire 801. Next, supply of TMG was stopped and substrate temperature was made into 1100 degrees C. Subsequently, TMG15sccm, SiH410sccm as a dopant, and NH3.10slm were supplied, and the n mold GaN contact layer 803 with a thickness of 1.5 micrometers was formed on the substrate 801. Furthermore, TMG15sccm, SiH45sccm, and NH310slm were supplied on the substrate, and the n mold GaN layer 804 with a thickness of 4 micrometers was formed. Next, only supply of SiH4 was suspended, supplying TMG15sccm and NH310slm was continued for 100 seconds, and the undoping GaN layer 805 with a thickness of 7.5nm was formed. Then, the temperature of a substrate 801 was held at 800 degrees C, TMG10sccm, TMI50sccm, and NH310slm were supplied, and the In0.2Ga0.8N barrier layer 806 of 3nm of thickness was formed. Furthermore, TMG10sccm, SiH45sccm, and NH310slm were supplied, and the n mold GaN layer 807 with a thickness of 5nm was formed.

[0075] Subsequently, the temperature of silicon on sapphire 801 is held at 1100 degrees C, and they are TMG15sccm and TMA5sccm, 2Mg 5sccm and NH310slm were supplied as a dopant (EtCp), and p mold aluminum0.15Ga0.85N layer 808 was formed. Next TMG15sccm, 2(EtCp) Mg5sccm, and NH310slm were supplied, and the p mold GaN contact layer 809 with a thickness of 20nm was formed. Then, the substrate was picked out from growth equipment and the p electrode 810 which consists of a two-layer metal of nickel/Au was formed with vacuum deposition. Moreover, it is p mold by etching. The GaN contact layer 809 was exposed and the n electrode 811 which consists of a two-layer metal of Ti/aluminum was formed in the top face with vacuum deposition.

[0076] The obtained light emitting diode had the structure in which undoping GaN layer 805 / 806/n mold GaN layer 807 of barrier layers carried out the laminating in this order, and the profile of each class was as follows. 3 less—than [ undoping GaN layer 805: / 7.5nm of thickness, 3nm of less than / Si concentration 1x1017cm—3 / barrier layer 806:thickness, and 1x1017cm Si concentration to ] n mold GaN layer 807: 5nm of thickness and Si concentration [ of 4x1018cm ] (average)—3Si concentration were measured by SIMS.
[0077] Moreover, simple evaluation by wet etching is performed about the sample which formed the semi—conductor layer in the same process as the above, and it is p mold. When the polarity of the GaN contact layer 809 was investigated, it was checked that the front face of this layer is a Ga side (c—th page). About the light emitting diode of this example, when the performance evaluation was carried out, good luminescence reinforcement and a luminescence life were acquired.

[0078] As mentioned above, although the example of this invention was explained with reference to the drawing, this invention is not limited to these and various modifications are possible for it. For example, other layers of the ultra—thin film 2nm or less may intervene between a barrier layer undoping field and a well layer and between a well layer and a barrier layer n mold field. Moreover, gestalten various in the range which does not deviate from the range of this invention can be taken also about the class and concentration of n mold impurity.

[0079]

[Effect of the Invention] As explained above, it had the laminated structure by which according to this invention the well layer was formed on the undoping field and n mold field was formed on it, and n mold high impurity concentration in n mold field is specified to predetermined concentration. For this reason, maintaining the crystallinity of a barrier layer good, the effect of piezo electric field can be reduced and outstanding luminous efficiency can be realized.

[Translation done.]

\* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

undoping field where n mold impurity was doped.

#### **CLAIMS**

#### [Claim(s)]

[Claim 1] The well layer and barrier layer which consist of an III group nitride semi-conductor [x, y, - (x+y), It is the quantum well structure which comes by turns to carry out a laminating to the crystal orientation expressed with z] (x and y are the integers of arbitration and z is the natural number). Said barrier layer Quantum well structure characterized by for the high impurity concentration of said n mold field being three or less [5x1018cm -], having formed said well layer on said undoping field, and forming said n mold field on this well layer including n mold field and the undoping field where n mold impurity was doped.

[Claim 2] Quantum well structure characterized by the high impurity concentration of said n mold field being three or more [1x1017cm -] in quantum well structure according to claim 1.

[Claim 3] Quantum well structure characterized by the high impurity concentration of said undoping field being less than [1x1017cm -] three in quantum well structure according to claim 1 or 2.

[Claim 4] claim 1 thru/or 3 — the quantum well structure characterized by being formed on an III group nitride semi-conductor substrate in quantum well structure given in either.

[Claim 5] claim 1 thru/or 4 — the quantum well structure where thickness of said n mold field is characterized by 2nm or more being 10nm or less in quantum well structure given in either.

[Claim 6] claim 1 thru/or 5 — the quantum well structure characterized by the thickness of said undoping field being 3nm or more in quantum well structure given in either.

[Claim 7] claim 1 thru/or 6 — the quantum well structure characterized by said well layer containing In in either in the quantum well structure of a publication.

[Claim 8] claim 1 thru/or 7 — the quantum well structure characterized by including at least a kind of element chosen from the group to which said n mold impurity becomes either from Si, O, germanium, and Sn in the quantum well structure of a publication.

[Claim 9] claim 1 thru/or 8 — the quantum well structure characterized by n mold high impurity concentration decreasing continuously in the field between said n mold field in said barrier layer, and said undoping field in quantum well structure given in either.

[Claim 10] claim 1 thru/or 9 — the quantum well structure characterized by equipping either with two or more layers of of said well layer and barrier layer in the quantum well structure of a publication, respectively. [Claim 11] It has a semi-conductor substrate and the quantum well structure formed on it. Said quantum well structure The well layer and barrier layer which consist of an III group nitride semi-conductor [x, y, - (x+y), It comes by turns to carry out a laminating to the crystal orientation expressed with z] (x and y are the integers of arbitration and z is the natural number). Said barrier layer The semiconductor device characterized by for the high impurity concentration of said n mold field being three or less [5x1018cm -], having formed said well layer on said undoping field, and forming said n mold field on this well layer including n mold field and the

[Claim 12] The semiconductor device characterized by the high impurity concentration of said n mold field being three or more [1x1017cm -] in a semiconductor device according to claim 11.

[Claim 13] The semiconductor device characterized by the high impurity concentration of said undoping field being less than [1x1017cm -] three in a semiconductor device according to claim 11 or 12.

[Claim 14] claim 11 thru/or 13 — the semiconductor device characterized by said substrate being an III group nitride semi-conductor substrate in a semiconductor device given in either.

[Claim 15] claim 11 thru/or 14 — the semiconductor device to which thickness of said n mold field is characterized by 2nm or more being 10nm or less in a semiconductor device given in either.

[Claim 16] claim 11 thru/or 15 — the semiconductor device characterized by the thickness of said undoping field being 3nm or more in a semiconductor device given in either.

[Claim 17] claim 11 thru/or 16 — the semiconductor device characterized by said well layer containing In in either in the semiconductor device of a publication.

[Claim 18] claim 11 thru/or 17 — the semiconductor device characterized by including at least a kind of element chosen from the group to which said n mold impurity becomes either from Si, O, germanium, and Sn in the semiconductor device of a publication.

[Claim 19] claim 11 thru/or 18 — the semiconductor device characterized by n mold high impurity concentration decreasing continuously in the field between said n mold field in said barrier layer, and said undoping field in a semiconductor device given in either.

[Claim 20] claim 11 thru/or 19 — the semiconductor device characterized by making said quantum well structure into a barrier layer in a semiconductor device given in either.

[Claim 21] claim 11 thru/or 20 — the semiconductor device characterized by equipping either with two or more layers of of said well layer and barrier layer in the semiconductor device of a publication, respectively. [Claim 22] The manufacture approach of the semiconductor device characterized by to include the process which forms said well layer where it was the approach of manufacturing a semiconductor device according to claim 21, suspended supply of the material gas of said n mold impurity, and it supplied the material gas of an III group nitride semi-conductor after forming said n mold field, supplying the material gas of an III group nitride semi-conductor, and the material gas of n mold impurity, and the material gas of n mold impurity in a growth ambient atmosphere is eliminated after that.

[Claim 23] The manufacture approach of the semiconductor device characterized by considering time amount after suspending supply of the material gas of n mold impurity until it starts formation of said well layer as the above for 30 seconds in the manufacture approach of a semiconductor device according to claim 22.

[Translation done.]

\* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

#### **DESCRIPTION OF DRAWINGS**

[Brief Description of the Drawings]

[Drawing 1] It is the band Fig. of a quantum well which consists of InGaN.

[Drawing 2] It is drawing in the conventional technique showing n mold impurity doping profile of a well layer.

[Drawing 3] It is drawing on which the band structure of the quantum well in this invention was drawn typically.

[Drawing 4] It is the outline sectional view of the III-V group nitride semiconductor laser concerning this invention.

[Drawing 5] It is drawing showing the structure of the multiplex quantum well structure barrier layer in <u>drawing</u> 4.

[Drawing 6] It is the outline sectional view of the III-V group nitride semiconductor laser concerning this invention.

[Drawing 7] It is drawing showing the structure of the multiplex quantum well structure barrier layer in <u>drawing</u> 6.

[Drawing 8] It is the outline sectional view of the III-V group nitride semiconductor laser concerning this invention.

[Drawing 9] It is the graph which shows Si concentration and the relation of a luminescence life.

[Drawing 10] It is the graph which shows the relation between Si concentration and PL luminescence wavelength.

[Drawing 11] It is Si concentration profile and In concentration profile of a quantum well barrier layer which were obtained in the example.

[Drawing 12] It is drawing for explaining a difference of Ga side and N side.

[Drawing 13] It is the graph which shows the relation between Si concentration and PL luminescence reinforcement.

[Description of Notations]

401 Silicon on Sapphire

402 Low-temperature GaN Buffer Layer

403 N Mold GaN Contact Layer

404 N Mold Aluminum0.07Ga0.93N Cladding Layer

405 N Mold GaN Lightguide Layer

406 Multiplex Quantum Well Structure Barrier Layer

407 P Mold Aluminum0.2Ga0.8N Cap Layer

408 P Mold GaN Lightguide Layer

409 P Mold Aluminum 0.07 Ga 0.93 N Cladding Layer

410 P Mold GaN Contact Layer

411 P Electrode

412 N Electrode

413 Ridge Structure

414 SiO2 Film

501 N Mold In0.02Ga0.98N Barrier Layer

502 Undoping In0.02Ga0.98N Barrier Layer

503 Undoping In0.2Ga0.8N Well Layer

601 N Mold GaN Substrate

602 N Mold GaN Layer

603 N Mold Aluminum 0.07 Ga 0.93 N Cladding Layer

604 N Mold GaN Lightguide Layer

605 Multiplex Quantum Well Structure Barrier Layer

606 P Mold Aluminum 0.2 Ga 0.8 N Cap Layer

607 P Mold GaN Lightguide Layer

608 Oxidation Silicon Mask

609 P Mold Aluminum 0.07 Ga 0.93 N Cladding Layer

610 P Mold GaN Contact Layer

611 P Electrode

612 N Electrode

- 613 Opening
- 614 Oxidation Silicon Film
- 701 N Mold In0.02Ga0.98N Layer
- 702 Undoping In0.02Ga0.98N Layer
- 703 Undoping In0.2Ga0.8N Layer
- 801 Silicon on Sapphire
- 802 Low-temperature GaN Buffer Layer
- 803 N Mold GaN Contact Layer
- 804 N Mold GaN Layer
- 805 Undoping GaN Layer
- 806 In0.2Ga0.8N Barrier Layer
- 807 N Mold GaN Layer
- 808 P Mold Aluminum0.15Ga0.85N Layer
- 809 P Mold GaN Contact Layer
- 810 P Electrode
- 811 N Electrode

[Translation done.]

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開2003-229645

(P2003-229645A)

(43)公開日 平成15年8月15日(2003.8.15)

(51) Int.Cl. <sup>7</sup>		酸別記号	FΙ		5	;-7]-}*(参考)
H01S		6 1 0	H01S	5/343	6 1 0	5 F O 4 1
H01L			H01L	21/205		5 F O 4 5
	33/00			33/00	С	5 F O 7 3

審査請求 未請求 請求項の数23 OL (全 15 頁)

(21)出廢番号	特願2002-24685(P2002-24685)	(71) 出顧人	000004237 日本電気株式会社
(22)出顧日	平成14年1月31日(2002.1.31)	(72)発明者	東京都港区芝五丁目7番1号 風田川 統之 東京都港区芝5丁目7番1号 日本電気株 式会社内
•		(74)代理人	* ** ** * * * * * * * * * * * * * * * *


最終頁に続く

## (54) 【発明の名称】 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法

## (57)【要約】

【課題】 活性層の結晶性を良好に維持しつつピエゾ電界の影響を充分に排除し、これにより、発光効率に優れた半導体素子を提供する。

【解決手段】量子井戸活性層の構造を、障壁層アンドープ領域(Ino.o2 Gao.gs N層702)、井戸層(アンドープIn o.2 Gao.z N層703)および障壁層 n 型領域(n型Ino.o2 Ga o.gs N層701)がこの順で形成された積層構造とする。障壁層 n 型領域の S i 濃度を 5 × 1 0 c m 以下とする。



【特許請求の範囲】

【請求項1】 III族窒化物半導体からなる井戸層および障壁層が、[x, y, -(x+y), z]  $(x \cdot y)$  は任意 の整数であり、z は自然数)で表される結晶軸方向に交互に積層してなる量子井戸構造であって、

前記障壁層は、n型不純物のドープされたn型領域とアンドープ領域とを含み、

前記n型領域の不純物濃度が5×10<sup>18</sup> cm<sup>-3</sup> 以下であり、

前記アンドープ領域上に前記井戸層が形成され、該井戸 層上に前記n型領域が形成されたことを特徴とする量子 井戸構造。

【請求項2】 請求項1に記載の量子井戸構造において、前記n型領域の不純物濃度が1×10<sup>17</sup> c m<sup>-3</sup> 以上であることを特徴とする量子井戸構造。

【請求項3】 請求項1または2に記載の量子井戸構造において、前記アンドープ領域の不純物濃度が1×10 cm<sup>3</sup> 未満であることを特徴とする量子井戸構造。

【請求項4】 請求項1乃至3いずれかに記載の量子井戸構造において、III族窒化物半導体基板の上に形成されたことを特徴とする量子井戸構造。

【請求項5】 請求項1乃至4いずれかに記載の量子井戸構造において、前記n型領域の厚みが2nm以上10nm以下であることを特徴とする量子井戸構造。

【請求項6】 請求項1乃至5いずれかに記載の量子井戸構造において、前記アンドープ領域の厚みが3nm以上であることを特徴とする量子井戸構造。

【請求項7】 請求項1乃至6いずれかに記載の量子井戸構造において、前記井戸層が Inを含むことを特徴とする量子井戸構造。

【請求項8】 請求項1乃至7いずれかに記載の量子井戸構造において、前記n型不純物が、Si、O、GeおよびSnからなる群から選択される少なくとも一種の元素を含むことを特徴とする量子井戸構造。

【請求項9】 請求項1乃至8いずれかに記載の量子井戸構造において、前記障壁層中の前記n型領域と前記アンドープ領域との間の領域でn型不純物濃度が連続的に減少していることを特徴とする量子井戸構造。

【請求項10】 請求項1乃至9いずれかに記載の量子 井戸構造において、前記井戸層および障壁層を、それぞ 40 れ複数層備えたことを特徴とする量子井戸構造。

【請求項11】 半導体基板と、その上に形成された量子井戸構造とを備え、前記量子井戸構造は、III族窒化物半導体からなる井戸層および障壁層が、 [x, y, - (x+y), z] (x、yは任意の整数であり、zは自然数)で表される結晶軸方向に交互に積層してなり、前記障壁層は、n型不純物のドープされたn型領域とアンドープ領域とを含み、前記n型領域の不純物濃度が5×10°cm³以下であり、前記アンドープ領域上に前記井戸層が形成され、該井戸層上に前記n型領域が形成され 50

たことを特徴とする半導体素子。

【請求項12】 請求項11に記載の半導体素子において、前記n型領域の不純物濃度が1×10<sup>17</sup> c m<sup>-3</sup> 以上であることを特徴とする半導体素子。

【請求項13】 請求項11または12に記載の半導体素子において、前記アンドープ領域の不純物濃度が $1 \times 10^{17}$  c m <sup>3</sup> 未満であることを特徴とする半導体素子。

【請求項14】 請求項11乃至13いずれかに記載の 半導体素子において、前記基板がIII族窒化物半導体基 板であることを特徴とする半導体素子。

【請求項15】 請求項11乃至14いずれかに記載の 半導体素子において、前記n型領域の厚みが2nm以上 10nm以下であることを特徴とする半導体素子。

【請求項16】 請求項11乃至15いずれかに記載の 半導体素子において、前記アンドープ領域の厚みが3n m以上であることを特徴とする半導体素子。

【請求項17】 請求項11乃至16いずれかに記載の 半導体素子において、前記井戸層がInを含むことを特 徴とする半導体素子。

【請求項18】 請求項11乃至17いずれかに記載の 半導体素子において、前記n型不純物が、Si、O、G e およびSnからなる群から選択される少なくとも一種 の元素を含むことを特徴とする半導体素子。

【請求項19】 請求項11乃至18いずれかに記載の 半導体素子において、前記障壁層中の前記n型領域と前 記アンドープ領域との間の領域でn型不純物濃度が連続 的に減少していることを特徴とする半導体素子。

【請求項20】 請求項11乃至19いずれかに記載の 半導体素子において、前記量子井戸構造を活性層とする ことを特徴とする半導体素子。

【請求項21】 請求項11乃至20いずれかに記載の 半導体素子において、前記井戸層および障壁層を、それ ぞれ複数層備えたことを特徴とする半導体素子。

【請求項22】 請求項21に記載の半導体素子を製造する方法であって、III族窒化物半導体の原料ガスおよびn型不純物の原料ガスを供給しながら前記n型領域を形成した後、前記n型不純物の原料ガスの供給を停止してIII族窒化物半導体の原料ガスを供給し、その後、成長雰囲気中のn型不純物の原料ガスが排除された状態で前記井戸層を形成する工程を含むことを特徴とする半導体素子の製造方法。

【請求項23】 請求項22に記載の半導体素子の製造方法において、n型不純物の原料ガスの供給を停止してから、前記井戸層の形成を開始するまでの時間を、30秒間以上とすることを特徴とする半導体素子の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、量子井戸構造の活性層を備えた半導体素子に関する。

2

#### [0002]

【従来の技術】III族窒化物半導体光素子において、活 性層を障壁層と井戸層とが交互に積層された量子井戸構・ 造とする技術が広く用いられている。量子井戸構造の採 用により、素子の高出力化を図ることができる。

【0003】しかし、量子井戸構造を採用したレーザで は、ピエゾ効果によるキャリア分離が起こり、発光効率 が低下することがある。図1は、InGaNからなる量 子井戸のバンド図である。ピエゾ効果により井戸内に電 界が印加され、図1のようなバンド構造となり、量子井 戸に注入された電子と正孔が空間的に分離する。この結 果、電子と正孔の波動関数の重なりが減少し、光学的遷 移確率が減少するため発光効率が低下する。くわえて、 電子と正孔が再結合して発光する際、両者が空間的に分 離しているため、発光波長が長波長化してしまう。

【0004】こうした問題を解決するため、InGaN 量子井戸構造においては、障壁層にSi (シリコン)を ドープする技術がしばしば採用される(例えば S. Nakamu ra et al. Appl. Phys. Lett. 72 (2) P. 211 )。障壁層 にSiドープを行うと結晶中に電子が放出され、この電 20 子が量子井戸層内で分布することによりピエゾ電界が遮 蔽される。以下、障壁層にSiドープを行う従来技術に ついて説明する。

【0005】図2は、窒化ガリウム系半導体光素子にお いて量子井戸活性層にSiドープを行う従来技術の例で ある。図2において、斜線部はSiをドープしたn型領 域、それ以外の部分はアンドープ領域である。

【0006】図2(a)は、特開2000-13388 3号公報に記載された構造である。同公報によれば、障 壁層を特定の膜厚及び特定の濃度のn型不純物を添加 し、且つ井戸層をアンドープとし、このアンドープ井戸 層と前記障壁層とを組み合わせることにより、低Vf及 び少リーク電流で光電変換効率を向上させることがで き、低消費電力でさえも良好な発光出力を得ることがで きるとされている。しかしこの構造は、Siドープされ た障壁層上に井戸層が形成されることとなるため、井戸 層中に点欠陥が増加したり、井戸層と障壁層の界面が乱 雑となったりすることがあり、結晶性の低下から発光効 率の低下を招く原因となる。

【0007】図2(b) および(c) は、特開2000 -332364号公報に開示された構成である。同公報 には、障壁層内にSi濃度分布を付与する技術が開示さ れ、図2(b)および(c)のように、最表面がGa面 (c面)の場合とN面(-c面)の場合で異なる分布を 付与することが記載されている。すなわち、最表面がN (窒素)面である窒化物系半導体発光素子については、障 壁層へのSiドーピングを行う際、n型側からよりp型側に 近い部分にいくにしたがってドーピング濃度を下げるこ とが記載され、最表面がGa(ガリウム)面の場合は、これ とは逆にp型側からよりn型側に近い部分に向かうにした 50 戸構造、が提供される。また本発明によれば、半導体基

がってドーピング濃度を下げることが記載され、これら の方法によってピエゾ電界を効果的に低減できることが 記載されている。Ga面(c面)とN面は図12に示す ような構造上の相違を有する。図12(a)の斜線部が Ga面であり、図12(b)の斜線部がN面である。G a面とN面では生成されるピエゾ電界の方向はちょうど 逆向きになる。上記公報は、このピエゾ電界の方向を考 慮し、図2(b)および(c)のようなドーピングプロ ファイルを提唱している。しかしながら、本発明者の検 討によれば、これらの構造ではピエゾ電界の影響を必ず しも充分に排除できないことが確認されている。

【0008】図2(d)は、特開平11-340559 号公報に開示された構成である。同公報記載の技術は、 図2(d)のようなプロファイルで障壁層に多量のSi をドープすることにより、井戸層を挟む上下の領域にお いて(図中AとB)の間でピエゾ電界と反対方向の電界 を発生させ、これによりピエゾ電界に起因するキャリア 分離を防止するものである。この方式では、ピエゾ電界 と反対方向の電界を発生させるため、障壁層内に多量の Siをドープする必要がある。同公報の段落0010に は、GaNの場合、10<sup>19</sup> cm<sup>-3</sup> 以上のドープが必 要であると記載され、実施例においては2×10<sup>19</sup> c の不純物を導入した例が示されている。しかしな がら、このような多量のSiを障壁層に導入した場合、 活性層の欠陥が増加し、発光寿命が短くなる等、発光効 率低下の原因となることがある。

【0009】図2(e)は、特開2001-10262 9号公報に開示された構成である。同公報記載の技術 は、図2(e)のようなアンドープ領域 Cおよび Eにn 型ドープされた領域Dが挟まれた構造が開示されてい る。このような構成を採用することにより、素子特性の 悪化を引き起こすことなく順方向電圧を低減できるとさ れている。しかしながら、これらの構造ではピエゾ電界 の影響を充分に排除することは困難であった。

### [0010]

【発明が解決しようとする課題】本発明は上記事情に鑑 る、活性層の結晶性を良好に維持しつつピエゾ電界の影 響を充分に排除し、これにより、発光効率に優れた半導 体素子を提供することを目的とする。

#### [0011]

【課題を解決するための手段】本発明によれば、III族 窒化物半導体からなる井戸層および障壁層が、 [x, y, - (x+y), z] (x、yは任意の整数であり、zは自 然数)で表される結晶軸方向に交互に積層してなる量子 井戸構造であって、前記障壁層は、n型不純物のドープ されたn型領域とアンドープ領域とを含み、前記n型領 域の不純物濃度が5×10<sup>15</sup> cm<sup>-3</sup> 以下であり、前 記アンドープ領域上に前記井戸層が形成され、該井戸層 上に前記n型領域が形成されたことを特徴とする量子丼 板と、その上に形成された量子井戸構造とを備え、前記量子井戸構造は、III族窒化物半導体からなる井戸層および障壁層が、 [x, y, -(x+y), z] (x、yは任・意の整数であり、zは自然数)で表される結晶軸方向に交互に積層してなり、前記障壁層は、n型不純物のドープされたn型領域とアンドープ領域とを含み、前記n型領域の不純物濃度が5×10<sup>18</sup> cm<sup>-3</sup> 以下であり、前記アンドープ領域上に前記井戸層が形成され、該井戸層上に前記n型領域が形成されたことを特徴とする半導体素子、が提供される。

【0012】本発明によれば、アンドープ領域上に井戸層が形成されているため、井戸層の結晶性が良好となる。n型不純物による結晶性の低下が抑制されるからである。

【0013】また、井戸層上に形成された障壁層のn型 領域により、ピエゾ電界の影響が抑制される。井戸層直 上の障壁層にSiをドープする方法としては、特開平1 1-340559公報にも開示されているが、これは、 井戸層を挟む上下の領域においてピエゾ電界と反対方向 の電界を発生させ、これによりピエゾ電界に起因するキ 20 ャリア分離を防止するものであった。これに対し本発明 は、井戸層に隣接する障壁層から井戸層へキャリアを注 入し、これによりピエゾ電界に起因するキャリア分離を 防止するものであり、上記公報記載の技術と異なる原理 を採用する。かかる原理の相違により、本発明において は障壁層内の不純物濃度を 5 × 1 0 18 c m 3 以下 と、前記特開平11-340559公報に記載された不 純物濃度よりも低濃度に規定している。本発明者の検討 によれば、このような低濃度の不純物の導入でも、井戸 層直上に不純物を正確に導入すれば、充分なピエゾ電界 30 によるキャリア分離を抑制することができることが明ら かになった。本発明はかかる新規な知見に基づいてなさ れたものである。

【0014】本発明によれば、以上の構成の相乗作用により、活性層の結晶性を良好に維持しつつ、ピエゾ電界の影響を低減し、優れた発光効率を実現することができる。

【0015】本発明において、x、yは任意の整数であり、zは自然数である。こうすることによって、活性層の結晶性を良好に維持しつつピエゾ電界の影響を充分に 40排除し、これにより、一層発光効率に優れた半導体素子を提供することができる。

【0016】本発明において、障壁層とは井戸層よりもバンドギャップが大きく、井戸層を挟む上下両層を指す。単一量子井戸構造の場合にも井戸層を挟む上下両層を障壁層とする。なお、本発明において量子井戸構造は多重量子井戸でも単一量子井戸でもよい。

【0017】さらに本発明によれば、上記半導体素子の製造方法であって、III族窒化物半導体の原料ガスおよびn型不純物の原料ガスを供給しながら前記n型領域を

形成した後、前記n型不純物の原料ガスの供給を停止してIII族窒化物半導体の原料ガスを供給し、その後、成長雰囲気中のn型不純物の原料ガスが排除された状態で前記井戸層を形成する工程を含むことを特徴とする半導体素子の製造方法が提供される。

【0018】井戸層成長時にn型不純物が導入されると、発光効率が著しく低下しやすい。本発明に係る製造方法によれば、n型不純物の原料ガスが排除された状態で井戸層が形成されるので、このような問題を解消する10 ことができる。

【0019】この製造方法において、多重量子井戸構造 を、気相成長法により成長装置から取り出すことなく形 成する工程を含むものとすることができる。このとき、 n型不純物の原料ガスの供給を停止してから、前記井戸 層の形成を開始するまでの時間を、30秒間以上とする 構成を採用することができる。たとえば、n型領域を形 成した後、n型不純物の原料ガスの供給を停止する第一 の工程と、前記アンドープ領域を形成する第二の工程 と、前記井戸層を形成する工程とを含み、第一の工程終 了時から第三の工程開始時までの時間を、30秒間以上 とする構成を採用することができる。このように原料供 給を停止する時間を設けることで、その後の成長層への n型不純物の混入を効果的に防止することができる。こ の停止時間は、好ましくは60秒間以上、最も好ましく は100秒間以上とする。こうすることによって、成長 層へのn型不純物の混入をより確実に防止でき、活性 層、特に井戸層の結晶品質をより向上させることができ る。本発明に係る量子井戸構造は、半導体レーザ、発光 ダイオード等の発光素子、太陽電池、光センサー等の受 光素子、変調器等に適用することができ、また、FET (電界効果型トランジスタ)等の電子素子に適用するこ ともできる。具体的には、発光素子の活性層や光導波路 層等に適用した場合、優れた発光効率を実現することが できる。一方、電子デバイスにおいてn型GaNを成長する 際、GaN系半導体では欠陥が非常に多いため、大きな移 動度を得るためには多量のn型不純物を添加する必要が ある。その際、本発明に示すようにそのn型層の下層部 のみにn型不純物のドーピングを行い、その後にアンド ープ層を成長することにより、さらに上層に成長する層 の結晶性を悪化させることなく良質のn型半導体層が得 られる。なお、本発明における積層方向とは、基板上に 半導体層が積層していく方向をいう。

### [0020]

【発明の実施の形態】本発明においては、井戸層直上のn型領域の不純物濃度(平均濃度)を5×10 cm 以下としている。こうすることにより、活性層の結晶性を良好に維持しつつ、ピエゾ電界の影響を低減し、優れた発光効率を実現している。n型領域の不純物濃度が高すぎると、活性層の結晶性が低下し、発光効率が低下する。n型不純物濃度の下限は、目標性能等に応じて

-

適宜定められるが、好ましくは $1 \times 10^{17}$  cm<sup>-3</sup> 以上、より好ましくは $5 \times 10^{17}$  cm<sup>-3</sup> 以上とする。このようにすればピエゾ電界によるキャリア分離を充分・に抑制することができ、発光効率をより一層向上させることができる。なお、量子井戸内の不純物濃度は、たとえばSIMS (二次イオン質量分析) により測定することができる。

【0021】本発明において、井戸層直下の領域はアンドープ領域としている。アンドープ領域とは、n型不純物を所定濃度以上ドープしていない領域をいい、少量の 10 n型不純物を含有するものも含まれる。アンドープ領域のn型不純物濃度は、たとえば、1×10" cm³ 未満、好ましくは1×10<sup>16</sup> cm³ 未満とする。このようにすれば、アンドープ領域上に形成される井戸層の結晶性を良好にし、発光効率を向上させることができる。

【0022】本発明に係る発光素子の活性層は、多重量子井戸および単一量子井戸のいずれの構造であってもよい。多重量子井戸構造を採用した場合、良好な結晶性を維持しつつピエゾ電界の影響を排除する本発明の効果が、より顕著となる。多重量子井戸構造を採用する場合は、障壁層n型領域を形成した後、障壁層アンドープ領域を形成し、次いで井戸層を形成する手順となる。このとき、n型領域を形成した後、30秒以上、好ましくは60秒以上、さらに好ましくは100秒以上のn型不純物の原料供給を停止する時間を設けることで、その後の成長層へのn型不純物の混入を効果的に防止することができる。

【0023】本発明に係る発光素子は、障壁層アンドープ領域上に井戸層が形成され、その上に障壁層 n 型領域を形成された積層構造を有する。ここで、障壁層アンドープ領域上と井戸層とは、直接接していることが望まし 30いが、2 n m以下の他の層が介在していてもよい。また、井戸層と障壁層 n 型領域との間は、直接接していることが望ましいが、2 n m以下の極薄膜が介在していてもよい。たとえば井戸層と障壁層 n 型領域との間に2 n m以下のアンドープ障壁層を有してもよい。

【0024】本発明においては、井戸層の直上の障壁層に所定濃度のn型不純物をドープする。図3は本発明における量子井戸のバンド構造を模式的に描いたものである。電子の波動関数の広がっている部分(裾がかかっている部分)にSiをドープすることにより電子が効率良くに井戸に注入され、発光効率が効果的に改善される。なお、障壁層への波動関数の浸み出しは2nm程度なので、井戸層の直上2nm以内にドープすると効果的である。この点について以下、図3を参照して説明する。【0025】障壁層へ浸み出した波動関数は図3(a)のように指数関数的に減少する。そのときの侵入長λは【数1】

$$\lambda = \frac{h}{2\pi\sqrt{2mV}}$$

で与えられる。このときhはプランク定数(6.63×10 $^{-34}$  J·s)、mは電子の有効質量(1.82×10-31 kg)、Vは井戸層に対する障壁層の高さである。これらから侵入長 $\lambda$ を求めると

【数2】

$$\lambda = \frac{h}{2\pi\sqrt{2mV}} = 2\times 10^{-9} \ (m)$$

すなわち、侵入長λは約2nmと求まる。

【0026】以上のことから、井戸層の直上2nm以内にn型不純物をドープすると、発光効率の向上効果が顕著となる。井戸層の直上2nm以内のいずれかの部分にn型領域が存在すれば本発明の効果が得られる。すなわち、井戸層とn型領域との間に、2nm以下の極薄膜が介在していてもよい。しかしながら、障壁層へ浸み出した波動関数は図3(a)のように指数関数的に減少することから、上記効果を充分に得るためには、井戸層直上に接するようにn型領域を設けることが好ましい。

【0027】本発明において、アンドープ領域の厚みは、好ましくは3nm以上、より好ましくは5nm以上、最も好ましくは7.5nm以上である。厚みの上限は特にないが、たとえば20nm以下とする。このような厚みのアンドープ領域を設けることにより、n型領域による結晶性の低下が回復し、その上部に形成される井戸層の結晶性を良好にすることができる。

【0028】また、n型領域の厚みは、好ましくは2nm以上、より好ましくは3nm以上である。上限については、好ましくは10nm以下、より好ましくは8nm以下とする。n型領域の厚みが薄すぎるとピエゾ電界を充分に遮蔽することが困難となる。n型領域の厚みが厚すぎると活性層の結晶性が低下することがある。

【0029】本発明において、n型領域とアンドープ領域をあわせた障壁層全体のn型不純物濃度は、3×10 cm<sup>-3</sup> 以下とすることが好ましい。このようにすれば、活性層の結晶性を良好に維持しつつ、一層優れた発光効率を実現することができる。

【0030】本発明において、基板は、種々のものを採用することができる。たとえば、GaN、AlGaN等のIlI族窒化物半導体基板、サファイア、SiC、M 40 gAl2O4等の異種材料基板等を用いることができる。このうち、III族窒化物半導体基板を用いた場合、発光効率の改善効果が、より一層顕著となる。サファイア等の異種材料基板を用いてGaN系半導体からなるレーザ構造を形成した場合、活性層中に多くの欠陥が含まれることとなり、キャリアが欠陥に捕捉され非発光再結合等が起こりやすくなる。これを避ける方法として、活性層中にSi等の不純物を比較的多量にドープして上記欠陥に局在させ、キャリアが欠陥に捕捉されることが有効となる。しかしながらこのような方法を採用した場合、前述したようにSiによる活性層の結晶品質が

低下し、発光効率が低下することがある。これに対し、 基板としてIII族窒化物半導体基板を用い、これと、 本発明で規定するn型不純物のドーピングプロファイル。 を有する量子井戸活性層とを組み合わせることにより、 少量のn型不純物で充分なピエゾ電界遮蔽効果が得ら れ、活性層の結晶性を良好に維持しつつ、効果的に発光 効率を改善することができる。

【0031】上記観点から、III族窒化物半導体基板の 表面転位密度は、たとえば10°個/cm²以下であるこ とが好ましい。このような低転位基板は、たとえば以下 に示すFIELO (Facet-Initiated Epitaxial Latera 1 Overgrowth) あるいはペンディオエピタキシ法等によ り得ることができる。

【0032】 (FIELO法) サファイア等の基板上に 薄いGaNを形成し、その上にストライプ状のSiO2 マスクを形成する。マスク開口部にGaNを選択横方向 成長させることにより、表面転位密度の少ないGaN層 が得られる。これは転位がSiOzマスクでブロックさ れるだけでなく、選択横方向成長時に基板水平方向に曲 げられる為である。この方法は、「応用物理 第68 巻、第7号(1999年)第774頁~第779頁」等 に記載されている。

(ペンディオエピタキシ法) 基板上に低温バッファ層を 形成した後、単結晶からなるGaN層を形成する。次い でマスクを用いて選択エッチングすることによりストラ イプ状に延びたGaNのパターンを形成する。このGa Nストライプの上面または側面から結晶成長させること により、表面転位密度の少ない下地層を形成することが できる。ペンディオエピタキシ法については、たとえば tride Semicond. Res. 4S1、G3.38(1999)」等に記載され ている。

【0033】なお、III族窒化物半導体基板の表面転位 密度は、エッチピットを測定する、あるいは、断面部を TEM観察する等、公知の方法により測定することがで きる。

【0034】本発明における「III族窒化物半導体」 は、一般式  $I n x A l y G a N (0 \le x \le 1, 0 \le y \le x \le 1, 0 \le y \le x \le 1, 0 \le y \le x \le 1$ 1)で表される窒化ガリウム系半導体としたときに効果 的である。また、III族窒化物半導体層は、ウルツ鉱型 の結晶構造を有するものとしたときに、より効果的であ る。このような材料を用いた場合、活性層中に大きなピ エゾ電界が発生し、ピエゾ電界の影響が顕著となること から、本発明によるピエゾ電界の抑制効果がより顕著に 発揮される。

【0035】本発明に係る量子井戸構造は、III族窒化 物半導体からなる井戸層および障壁層が、 [x, y, -**(x+y)**, z] **(x 、 y は任意の整数であり、 z は自然** 数)で表される結晶軸方向に交互に積層してなる構成を 有する。たとえば、ウルツ鉱型の結晶構造を有するIII

族窒化物半導体層であって、結晶成長軸が、c軸方向、 すなわち [0001] 方向に正の成分を有する半導体層 とすることができる。このような半導体層として、たと えば、窒化ガリウム系半導体を例に挙げれば、(1-1 01)面、(11-21)面等を成長面とする半導体層 が例示される。

【0036】このような結晶成長面の違いは、たとえば 最表面がいかなる元素から構成されているかを評価する ことによって特定することができる。半導体材料として I  $n_x$  A  $l_y$  G  $a_{1-x-y}$  N  $(0 \le x \le 1, 0 \le y \le$ 1)を選択し、C面、すなわち(0001)面を結晶成 長面とした場合、最表面は図12に示すように Ga面 (c面)となる。最表面がいかなる面であるかを確認す るためには、X線分析が有効であるが、表面を所定の薬 液でウエットエッチングすることにより簡便に確認する こともできる。たとえば、窒化ガリウム系半導体の場 合、水酸化カリウムのようなエッチング剤は、N極性の 面だけをエッチングすることが知られており、これを用 いることによりGa面(c面)かN面(一c面)か、容 易に判定することができる。本発明で規定する結晶成長 面を有する半導体層とするためには、結晶成長基板、基 板の結晶成長面、半導体層の成長条件等を適宜選択する ことが重要である。また、基板表面の洗浄を適切な条件 で行うことも重要であり、たとえば、サファイア c 面上 に、C面、すなわち(0001)面を結晶成長面とする 半導体層を成長させるためには、基板表面を水素雰囲気 下、所定の条件で熱処理することが有効である。

【0037】本発明は、井戸層がInを含む構成に適用 した場合、より効果的である。Inは活性層中で相分離 「Tsvetankas. Zhelevaet. A 1.; MRS Internet J. Ni 30 を起こしやすいことが知られている。このため量子井戸 中にピエゾ電界が発生すると、Inの相分離による組成 不均一と、ピエゾ電界とによる作用とが相俟って、発振 波長が多波長になる、或いは注入電流によって発光波長 分布が変動するといった現象を引き起こす場合がある。 本発明によれば、このような現象を効果的に抑制でき、 Inを含む量子井戸活性層本来の特性を発揮させること ができる。

> 【0038】本発明において、n型不純物は、Si、 O、GeおよびSnからなる群から選択される少なくと 40 も一種の元素を含むものとすることが好ましい。このよ うにすれば、ピエゾ電界による発光効率の低下を有効に 抑制できる。

【0039】本発明において、障壁層中のn型領域とア ンドープ領域との間の領域で n 型不純物濃度が連続的に 減少している構成を採用することができる。このように すれば、活性層の結晶性を良好に維持しつつ、ピエゾ電 界の影響を低減し、優れた発光効率を実現することがで きる。

[0040]

【実施例】〈実施例1〉図4は本発明に係る111-V族窒

化物半導体レーザの概略断面図である。図4において、 C面を表面とする厚さ330 µ mのサファイア基板401上 に、厚さ40 n mの低温GaNバッファー層402、厚さ1.5μ・ mのn型 GaNコンタクト層403、厚さ1μmのn型Alo.or Ga 0.93 Nクラッド層404、厚さ0.1 μ mのn型GaN光ガイド層4 05、厚さ3 n mのIno.2 Gao.8 N量子井戸層と厚さ10 n mの Ino.02 Gao.98 N障壁層からなる3周期の多重量子井戸構造 活性層406、厚さ20 n mのp型Alo.2 Gao.8 Nキャップ層40 7、厚さ0.1 μ mのp型GaN光ガイド層408、厚さ0.6 μ mの p型Alo.o7 Gao.93 Nクラッド層409、厚さ0.05μmのp型Ga 10 Nコンタクト層410、Ni / Auの2層金属からなるp電極41 1、Ti / Alの2層金属n電極412が形成されている。図4 において、p型クラッド層409とp型コンタクト層410はエ ッチングによって幅3μmのストライプ状のリッジ構造4 13に加工され、リッジの頭部を除いて形成されたSi0x膜 414によって電流をリッジ部分のみに狭窄している。ま た、図4において、エッチングによりn型 GaNコンタク ト層403を露出させ、その上面にn電極412を形成してい る。

11

【0041】次に、図4の層構造の工程について説明す る。各半導体層の形成には有機金属化学気相成長装置 (以下MOCVD)を用いた。成長圧力は半導体層の成長のす べての領域で100Torrとした。またV族元素供給源とし てアンモニア(以下NH3)を、III族元素供給源としてトリ メチルガリウム(以下TMC)、トリメチルアルミニウム(以 下TMA)、トリメチルインジウム(以下TMI)、ビスエチル シクロペンタジエニルマグネシウム(以下(EtCp)2 Mg)、 シラン(以下Silla)を用い、有機金属についてはそれぞ れのシリンダー温度を-10℃、20℃、30℃として、圧力7 60TorrのNz でバブリングすることにより、その飽和蒸気 を反応管内に供給した。まず、反応管内にC面を表面と するサファイア基板401を設置し、水素雰囲気下で1100 ℃に加熱し、基板表面の清浄を行った。次に基板温度を 500℃とし、TMC5sccm及びNH3 10slmを供給してサファイ ア基板401上に40 n mの低温GaNバッファー層402を形成 した。次にTMGの供給を中止し、基板温度を1100℃とし た。ついでTMG15sccm、ドーパントとしてのSiH45sccm及 びNH<sub>3</sub> 10s Imを供給して基板上に厚さ1.5μmのn型GaNコ ンタクト層403を形成した。さらに、基板上にTMG15scc m, TMA5sccm, SiH 5sccm及びNH 10slmを供給し、厚さ1 μmのn型 Alo.or Gao.93 Nクラッド層404を、ついでTMG1 5sccm, SiH<sub>4</sub> 5sccm及びNH<sub>3</sub> 10slmを供給し、厚さ0.1μm のn型GaN光ガイド層405を形成した。つぎに、基板401の 温度を800℃に保持し、TMG10sccm, TMI50sccmもしくは3 Osccm、Sill 5sccm及びNH3 10slmを供給して基板上に膜厚 3nmのIno.2 Gao.2 N量子井戸層と膜厚5nmのIno.02 Ga 0.38 N障壁層の3周期からなる多重量子井戸構造活性層40 6を形成した。

【0042】ここで、多重量子井戸構造活性層406の形 成について図5を用いて詳しく説明する。基板401の温

度を800℃に保持し、TMG10sccm, TMI30sccm, SiHa5sccm 及びNH<sub>3</sub> 10slmを供給して2.5 nmのn型Ino.o2 Gao.98 N 障壁層501を形成する。次にSiH。の供給のみを停止し、 他の原料を100秒間供給し続け、7.5 nmのアンドープI no.02 Gao.98 N障壁層502を形成する。さらにTMIの供給量 を50sccmに増量し、3nmのアンドープIno.2 Gao.s N井戸 層503を形成する。この工程を3周期繰り返し、最後はア ンドープIno.02 Gao.98 N層502で終了する。以上の活性層 形成工程を、成長装置から取り出すことなく実施した。 【0043】このように形成した活性層406上にTMG15sc cm, TMA5sccm, ドーパントとして(EtCp)₂Mg 5sccm及びN Ha 10slmを供給し、厚さ20nmのp型Alo.2 Gao.s Nキャッ プ層407を形成した。ついで基板401の温度を1100℃に保 持し、基板上にTMG15sccm, ドーパントとして(EtCp)2 Mg 5sccm及びNH3 10slmを供給して厚さ0.1μmのp型GaN光 ガイド層408を形成した。ついでTMG15sccm, TMA5sccm, ドーパントとして(EtCp)2 Mg 5sccm及びNH3 10slmを供給 してp型Alo.or Gao.93 Nクラッド層409を形成した。つぎ に基板上にTMG15sccm, (EtCp)2 Mg5sccm及びNH3 10slmを 供給し、厚さ0.05 μ mのp型GaNコンタクト層410を形成 した。その後、基板401を成長装置より取り出し、エッ チングによりp型Alo.or Gao.93 Nクラッド層409とp型GaN コンタクト層410を幅3μmのストライプ状のリッジ構造 413に加工した。さらにリッジの頭部を除いてSiO2 膜414 を形成し、Ni / Auの2層金属からなるp電極411を真空蒸 着により形成した。また、エッチングによりn型 GaNコ ンタクト層403を露出させ、その上面にTi / Alの2層金 属からなるn電極412を真空蒸着により形成した。

【0044】得られた半導体レーザの活性層は、障壁層 アンドープ領域/井戸層/障壁層n型領域がこの順で積 層した構造を有し、各層のプロファイルは以下のとおり であった。

障壁層アンドープ領域(アンドープIno.02 Gao.32 N障壁 層502) : 層厚7. 5 nm、S i 濃度1×10<sup>17</sup> 未満

井戸層(アンドープIno.2 Gao.s N井戸層503):層厚3 n m、Si濃度1×10<sup>17</sup> cm<sup>-3</sup> 未満

障壁層 n 型領域 (n型 Ino.02 Gao.93 N障壁層501) :層厚 2. 5 n m、S i 濃度(平均値) 4×10<sup>13</sup> c m<sup>-3</sup> Si濃度はSIMSにより測定した。図11は本実施例 で得られた量子井戸活性層のSi濃度プロファイルおよ びIn濃度プロファイルである。SIMS分析では、イオン ビームにより試料を掘り進むため、検出される元素が深 さ方向へ打ち込まれ、得られるプロファイルが裾を引 く。そのため、図11においてもSiが障壁層直下の井戸 層にまで混入しているように見える測定結果となってい るが、実際には井戸層(アンドープIno.2 Gao.s N井戸層5 03)の直上のみに制御性良く Siがドープされている。

【0045】また、上記と同様のプロセスで半導体層を 50 形成した試料についてウエットエッチングによる簡易評 価を行い、p型GaNコンタクト層410の極性を調べたところ、この層の表面はGa面(c面)であることが確認された。

【0046】本実施例の半導体レーザについて、発光強度および発光寿命を常法により評価したところ、発光強度は10a.u.、発光寿命は0.8 n s であった。

【0047】本実施例では、n型不純物をドープした障壁層を成長した後、n型不純物原料を停止する時間を設けることにより、反応管内部や成長装置の配管内に残留したn型不純物原料が井戸層成長中に供給されることを防ぐことができるため、井戸層がn型不純物に汚染されず、高品質な井戸層が得られる。この結果、上記のように発光効率の高い発光素子を得ることができる。

【0048】また、障壁層のうち井戸層直下の部分については、成長を阻害するn型不純物を導入せずアンドープとし、結晶性の向上を図っている。このアンドープ層を成長している間に、ドープ層形成時に劣化した結晶性が回復する。このため、その上に形成される井戸層の結晶性を向上させることができ、この点からも、発光素子の発光効率が改善される。

【0049】なお、本実施例では、n型Ino.02 Gao.98 N障 壁層 5 0 1 とアンドープ Ino.02 Gao. 92 N障壁層 502の二種 類の層で障壁層を形成しているが、この二種類のn型不 純物の濃度の違う層の間に、スロープ状に濃度変化する 層、または階段状に濃度変化する層を挿入し、濃度変化 させることによっても同様の効果を得ることができる。 【0050】〈実施例2〉図6は本実施例に係るⅡⅠ-V族窒化物半導体レーザの概略断面図である。図6にお いて、このIII-V族窒化物半導体レーザは、C面を表面 とする厚さ330μmのn型GaN基板601上にレーザ構造が形 成されている。このn型GaN基板601は、前述したFIE LO法により作製したものであり、リン酸系溶液を用い て発生させたエッチングピットの密度を測定したとこ ろ、表面転位密度が 10°個/cm²未満であった。基板 の表面転位密度が低いため、その上部に形成される活性 層の転位密度を低減でき、本発明に係るn型不純物のド ーピングプロファイルによる発光効率の向上効果が、よ り顕著に得られる。以下、本実施例の半導体レーザの製 造方法について説明する。

【0051】まずn型GaN基板601上に、厚さ $1.5\mu$  mのn型 GaN層602、厚さ $1\mu$  mのn型Alo.07 Gao.93 Nクラッド層603、厚さ $0.1\mu$  mのn型GaN光ガイド層604、厚さ3 n mのlno.2 Gao.8 N量子井戸層と厚さ10 n mのIno.2 Gao.98 N障壁層からなる3周期の多重量子井戸構造活性層605、厚さ20 n mのp型Alo.2 Gao.8 Nキャップ層606、厚さ $0.1\mu$  mのp型GaN光ガイド層607、p型GaN光ガイド層607上に形成され、方向の幅 $2\mu$  mのストライプ状開口部613を持った厚さ $0.2\mu$  mの酸化珪素マスク608、酸化珪素マスク608上に選択的に形成された厚さ $0.5\mu$  mのp型Alo.07 Gao.93 N クラッド層609、厚さ $0.05\mu$  mのp型GaNコンタクト層61

0、Ni / Auの2層金属からなるp電極611、Ti / Alの2層金属n電極612が形成されている。図6において、n型GaN基板601の裏面にn電極612を形成している。

【0052】次に、半導体層の形成工程について説明す る。半導体層の形成にはMOCVDを用いた。成長圧力は全 ての領域で100Torrとした。またV族元素供給源としてN H3を、III族元素供給源としてTMG、TMA、TMI、(EtCp)2 Mg、Sill、を用い、有機金属についてはそれぞれのシリン ダー温度を-10℃、20℃、30℃として、圧力760Torrの№ でバブリングすることにより、その飽和蒸気を反応管内 に供給した。まず、反応管内にC面を表面とするn型GaN 基板601を設置し、水素雰囲気下で1100℃に加熱し、つ いでTMG15sccm, ドーパントとしてのSiH₄5sccm及びNH₃1 Oslnを供給して基板上に厚さ1.5 μ mのn型GaN層602を形 成した。さらに、基板上にTMG15sccm, TMA5sccm, SiH 5 sccm及びNH3 10slmを供給し、厚さ1 μ mのn型 Alo.o7 Ga 0.93 Nクラッド層603を、ついでTMG15sccm, SiH<sub>4</sub>5sccm及 びNH<sub>3</sub> 10s lmを供給し、厚さ0.1 μ mのn型GaN光ガイド層6 04を形成した。つぎに、N型G a N基板601の温度を800 ℃に保持し、TMG10sccm, TMI50sccmもしくは30sccm及び NH3 10s Imを供給して基板上に膜厚3 n mの Ino.2 Gao.2 N量 子井戸層と膜厚10 n mのIno.o2 Gao.se N障壁層の3周期か らなる多重量子井戸構造活性層605を形成した。

【0053】ここで、多重量子井戸構造活性層605の形 成について図7を用いて詳しく説明する。N型GaN基 板601の温度を800℃に保持し、TMG10sccm, TMI30sccm. SiHa5sccm及びNHa10slmを供給して2.5nmのn型In 0.02 Gao.98 N層701を形成する。次にSiH4の供給のみを停 止し、他の原料を100秒間供給し続け、7.5 nmのアン ドープIno.oz Gao.es N層702を形成する。さらにTMIの供 給量を50sccmに増量し、3nmのアンドープIno.2 Gao.8 N 層703を形成する。この工程を3周期繰り返し、最後はア ンドープIno.o2 Gao.93 N層702で終了する。以上の活性層 形成工程を、成長装置から取り出すことなく実施した。 【0054】つぎに量子井戸構造活性層605上にTMG15sc cm, TMA5sccm, ドーパントとして(EtCp)2 Mg 5sccm及びN H3 10s lmを供給し、厚さ20 n mのp型Alo.2 Gao.a Nキャッ プ層606を形成した。ついで N型 G a N基板601の温度を 1100℃に保持し、基板上にTMG15sccm、ドーパントとし て(EtCp)<sub>2</sub> Mg 5sccm及びNH<sub>3</sub> 10slmを供給して厚さ0.1μm のp型GaN光ガイド層607を形成した。つぎに酸化珪素マ スク608を形成した。まずN型CaN基板601を室温まで 冷却したのち成長装置から取り出し、スパッタ装置によ り膜厚0.2μmの酸化珪素膜を形成したのち、フォトリ ソグラフ工程及びエッチング工程によって幅2.0μmの 開口部613を形成した。その後、再びN型G a N基板601 を成長装置に設置して1100℃に加熱し、TMG15sccm, TMA 5sccm, ドーパントとして(EtCp)₂Mg 5sccm及びNH₃ 10slm を供給してp型Alo.z Gao.z Nクラッド層609を形成した。 つぎにTMG15sccm, (EtCp)2 Mg5sccm及びNH3 10slmを供給

15

Ÿ

し、厚さ0.05 μ mのp型GaNコンタクト層610を形成した。その後、基板を成長装置より取り出し、リッジの頭部を除いて酸化珪素膜614を形成し、Ni / Auの2層金属からなるp電極611を真空蒸着により形成した。また、N型GaN基板601の裏面にTi / Alの2層金属からなるn電極612を真空蒸着により形成した。

【0055】得られた半導体レーザの活性層は、障壁層アンドープ領域/井戸層/障壁層n型領域がこの順で積層した構造を有し、各層のプロファイルは以下のとおりであった。

障壁層アンドープ領域(Ino.02 Gao.93 N層702):層厚7.5 nm、Si濃度1×10<sup>17</sup> cm<sup>-3</sup> 未満井戸層(アンドープIno.2 Gao.8 N層703):層厚3 nm、Si濃度1×10<sup>17</sup> cm<sup>-3</sup> 未満障壁層n型領域(n型Ino.02 Gao.93 N層701):層厚2.

障壁層 n 型領域(n型Ino.o2 Gao.ss N層701):層厚 2 . 5 n m 、S i 濃度(平均値) 4 × 1 0 <sup>18</sup> c m <sup>-3</sup> S i 濃度はSIMSにより測定した。

【0056】また、上記と同様のプロセスで半導体層を 形成した試料についてウエットエッチングによる簡易評 価を行い、p型GaNコンタクト層610の極性を調べたとこ ろ、この層の表面はGa面(c面)であることが確認さ れた。

【0057】本実施例の半導体レーザについて、発光強度および発光寿命を常法により評価したところ、発光強度は12a.u.、発光寿命は1.0 n s であった。

【0058】本実施例では、n型不純物をドープした障壁層を成長した後、n型不純物原料を停止する時間を設けることにより、反応管内部や成長装置の配管内に残留したn型不純物原料が井戸層成長中に供給されることを防ぐことができるため、井戸層がn型不純物に汚染されず、高品質な井戸層が得られる。この結果、上記のように発光効率の高い発光素子を得ることができる。

【0059】また、障壁層のうち井戸層直下の部分については、成長を阻害するn型不純物を導入せずアンドープとし、結晶性の向上を図っている。このアンドープ層を成長している間に、ドープ層形成時に劣化した結晶性が回復する。このため、その上に形成される井戸層の結晶性を向上させることができ、この点からも、発光素子の発光効率が改善される。

【0060】さらに本実施例では、結晶成長下地基板と 40 して、低転位密度のN型GaN基板601を用いてい

る。このため、サファイア基板を用いた場合よりも量子 井戸活性層の結晶性が良好であり、上記 Si濃度プロファイルの採用による発光効率の改善効果がより顕著となる。

16

【0061】なお、本実施例では、n型不純物ドープ層701とアンドープ層702の二種類の層で障壁層を形成しているが、この二種類のn型不純物の濃度の違う層の間に、スロープ状に濃度変化する層、階段状に濃度変化する層を挿入し、濃度変化させることによっても同様の効果を得ることができる。

【0062】〈比較例1〉実施例2、図6に示した半導体レーザにおいて、活性層のSiドーピングプロファイルを図2(a)、(c)および(e)のようにした試料をそれぞれ作製・評価した。

【0063】試料 a は、図2(a)のn型不純物ドーピングプロファイルを採用したものであり、障壁層10nm、井戸層3nmとしている。

【0064】試料 b は、図2(c)のn型不純物ドーピングプロファイルを採用したものであり、障壁層10nm、井戸層3nmとし、障壁層アンドープ領域を5nm、障壁層n型領域を5nmとしている。

【0065】試料 c は、図2(e)のn型不純物ドーピングプロファイルを採用したものであり、障壁層10nm、井戸層3nmとし、障壁層アンドープ領域を5nm、障壁層n型領域を各2.5nmとしている。

【0066】試料a, b, およびcにおいて、障壁層アンドープ領域ではSi濃度1×10<sup>17</sup> cm<sup>-3</sup> 未満、障壁層n型領域ではSi濃度(平均値)を4×10<sup>18</sup> cm<sup>-3</sup> とした。結果を表1に示す。井戸層直下をアンドープ、井戸層直上をn型ドープした実施例2の構造を採用することにより、発光効率が顕著に改善されることが明らかになった。

【0067】〈比較例2〉実施例2、図6に示した半導体レーザにおいて、障壁層n型領域(n型Ino.o2 Gao.92 N層701)のSi濃度(平均値)を1×10 cm<sup>-3</sup>とした試料を作製・評価した。結果を表1に示す。本比較例のSi濃度では、発光効率はかえって低下することが明らかになった。

[0068]

【表1】

表1

7		De 11/24 = / - 11	発光寿命 / ns
試料 料	ドーピング方法 <sub>。</sub> 	, 発光強度 / a. u	光元寿和 / 110
比較例 1 試料 a	障壁層全体に一様ドープ	9. 0	0.6
比較例 1 試料 b	井戸層直下にドープ	3. 5	0.31
比較例1 試料c	スペーサー層あり (サンドイッチ構造)	4.3	0.37
実施例 2	井戸層直後にドープ	1 2	1. 0
比較例 2	井戸層直後にドープ	8	0.6

【0069】〈参考例〉図9、図10および図13は、 InGaN多重量子井戸活性層にSiをドープした半導 体レーザを作製し、発光寿命、PL発光波長(エネルギ ー) および発光強度を測定した結果を示すグラフであ る。半導体レーザの構造は、活性層を除き図2と同様で 20 ある。量子井戸構造は、膜厚3 n mのIno.2 Gao.8 N量子 井戸層と膜厚10nmのIno.o2 Gao.98 N障壁層の3周期か らなる構造とし、障壁層全面にSiをドープした。Si 濃度はSIMSにより測定した。また、PL測定の励起光 源には、ピコ秒モードロックTi:Sapphireレーザの第二 次高調波(SHG)(370nm、80MHz、平均出力5mW)を用いた。 【0070】図9は、Si濃度と発光寿命の関係を示すグ ラフである。Siを5×10<sup>18</sup> cm<sup>-3</sup> を超えた濃度でドーピン グすると急激に発光寿命が短くなり量子丼戸が劣化して いることが分かる。図10は、Si濃度とPL発光波長の関 30 係を示すグラフである。Si濃度の増加につれて発光波長 が短波化するが、その効果は5×10<sup>11</sup> cm<sup>-3</sup> で飽和するこ とが明らかになった。図13は、Si濃度と発光強度の関 係を示すグラフである。Si濃度が高すぎても低すぎても 発光強度は低下することが明らかになった。

【0071】以上のことから、Si濃度を高くしすぎると発光寿命が低下すること、Si濃度を低くしすぎると発光エネルギーおよび発光強度が低下することが確認された。

【0072】上記参考例に示すように、障壁層全面にSilon 1 に ilon 1 をドープした構造では、不純物濃度を $5 \times 10^{18}$  に ilon 1 を超える領域では、ピエゾ遮蔽効果が飽和する一方、発光寿命が急激に低下するため、この領域において不純物濃度を高めても発光効率が低下することが確認された。上記参考例は障壁層全体にilon 1 型不純物をドーピングした例であるが、ここで得られた結論は、井戸層直下をアンドープ、井戸層直上をilon 1 型ドープとした例(実施例2、比較例2)の比較においても同様にあてはまる。すなわち、井戸層直上の障壁層内の不純物濃度をilon 1 で ilon 1 程度とする実施例2では発光効率の改善

効果が認められ、井戸層直上の障壁層内の不純物濃度を 1×10<sup>19</sup> cm<sup>-3</sup> 程度とする比較例2では発光効率 が悪化した。 1×10<sup>19</sup> cm<sup>-3</sup> を超える不純物濃度 とした場合、その後、アンドープ領域を介在させて井戸 層を形成しても、アンドープ領域を形成している間に結 晶性が充分に回復せず、井戸層の欠陥が多くなる結果、 発光効率が悪化するものと推察される。本発明において は、以上の実験結果に基づき、井戸層直上の障壁層内の 不純物濃度を 5×10<sup>13</sup> cm<sup>-3</sup> 以下としている。 【0073】〈実施例3〉図8は本発明に係るⅡⅠ-Ⅴ 族室化物半導体発光ダイオードの概略断面図である。C 面を表面とする厚さ330 µmのサファイア基板801上に、 厚さ40 n mの低温GaNバッファー層802、厚さ1.5 μ mのn 型 GaNコンタクト層803、厚さ4 µ mのn型GaN層804、厚 さ7.5nmのアンドープGaN層805、厚さ3nmのIno.2 Gao.3 N 活性層806、厚さ5nmのn型GaN層807、厚さ50nmのp型A1 0.15 Gao.85 N層808、厚さ20nmのp型GaNコンタクト層80 9、Ni / Auの2層金属からなるp電極810、Ti / Alの2層 金属からなるn電極811が形成されている。図8におい て、エッチングによりn型GaNコンタクト層803を露出さ せ、その上面にn電極811を形成している。

【0074】次に、図8の層構造の工程について説明する。各半導体層の形成にはMOCVDを用いた。成長圧力は全ての領域で100Torrとした。またV族元素供給源としてNH3を、III族元素供給源としてTMG、TMA、TMI、(EtCp)2Mg、SiH4を用い、有機金属についてはそれぞれのシリンダー温度を-10℃、20℃、30℃として、圧力760TorrのN2でバブリングすることにより、その飽和蒸気を反応管内に供給した。まず、反応管内にC面を表面とするサファイア基板801を設置し、水素雰囲気下で1100℃に加熱し、基板表面の清浄を行った。次に基板温度を500℃とし、TMG5sccm及びNH310slmを供給してサファイア基板801上に40nmの低温GaNバッファー層802を形成した。次にTMGの供給を中止し、基板温度を1100℃とした。ついでTMG15sccm,ドーパントとしてのSiH410sccm及びNH31

Oslnを供給して基板801上に厚さ1.5μmのn型GaNコンタクト層803を形成した。さらに、基板上にTMG15sccm, Si H.5sccm及びNH3 10slnを供給し、厚さ4μmのn型GaN層80・4を形成した。次にSiH4の供給のみを停止し、TMG15sccm及びNH3 10slnを100秒間供給し続け、厚さ7.5nmのアンドープGaN層805を形成した。その後、基板801の温度を800℃に保持し、TMG10sccm, TMI50sccm及びNH3 10slnを供給して膜厚3nmのIno.2 Gao.s N活性層806を形成した。さらに、TMG10sccm, SiH4 5sccm及びNH3 10slnを供給し、厚さ5nmのn型GaN層807を形成した。

【0075】ついでサファイア基板801の温度を1100℃に保持し、TMG15sccm, TMA5sccm, ドーパントとして(Et Cp)₂ Mg 5sccm及びNH₃ 10slmを供給してp型Alo.1s Gao.ss N層808を形成した。つぎにTMG15sccm, (EtCp)₂ Mg5sccm及びNH₃ 10slmを供給し、厚さ20nmのp型GaNコンタクト層809を形成した。その後、基板を成長装置より取り出し、Ni / Auの2層金属からなるp電極810を真空蒸着により形成した。また、エッチングによりp型 GaNコンタクト層809を露出させ、その上面にTi / Alの2層金属からなるn電極811を真空蒸着により形成した。

【0076】得られた発光ダイオードは、アンドープGa N層805/活性層806/n型GaN層807がこの順で積層した構造を有し、各層のプロファイルは以下のとおりであった。

アンドープGaN層805: 層厚7. 5 n m、S i 濃度 1 × 1 0 <sup>17</sup> c m <sup>-3</sup> 未満

活性層806:層厚3 n m、S i 濃度1×10<sup>17</sup> c m

n型GaN層807:層厚 5 n m、S i 濃度(平均値) 4 × 1 0 18 c m

Si濃度はSIMSにより測定した。

【0077】また、上記と同様のプロセスで半導体層を 形成した試料についてウエットエッチングによる簡易評 価を行い、p型 GaNコンタクト層809の極性を調べたと ころ、この層の表面はGa面(c面)であることが確認 された。本実施例の発光ダイオードについて、性能評価 したところ、良好な発光強度および発光寿命が得られ た。

【0078】以上、本発明の実施例について図面を参照して説明したが、本発明はこれらに限定されるものでは 40なく、種々の変形例が可能である。たとえば、障壁層アンドープ領域と井戸層の間や、井戸層と障壁層 n型領域の間に、2 n m以下の極薄膜の他の層が介在していてもよい。また、n型不純物の種類や濃度についても、本発明の範囲を逸脱しない範囲で種々の形態を採り得る。

#### [0079]

【発明の効果】以上説明したように本発明によれば、アンドープ領域上に井戸層が形成され、その上にn型領域が形成された積層構造を有し、かつ、n型領域におけるn型不純物濃度を所定の濃度に規定している。このた

め、活性層の結晶性を良好に維持しつつ、ピエゾ電界の 影響を低減し、優れた発光効率を実現することができ る。・ -

### 【図面の簡単な説明】

【図1】InGaNからなる量子井戸のバンド図である。

【図2】従来技術における、井戸層のn型不純物ドーピングプロファイルを示す図である。

【図3】本発明における量子井戸のバンド構造を模式的 0 に描いた図である。

【図4】本発明に係るIII-V族窒化物半導体レーザの 概略断面図である。

【図5】図4における多重量子井戸構造活性層の構造を示す図である。

【図6】本発明に係るIII-V族窒化物半導体レーザの 概略断面図である。

【図7】図6における多重量子井戸構造活性層の構造を示す図である。

【図8】本発明に係るIII-V族窒化物半導体レーザの 20 概略断面図である。

【図9】Si濃度と発光寿命の関係を示すグラフである。

【図10】Si濃度とPL発光波長の関係を示すグラフである。

【図11】実施例で得られた量子井戸活性層のSi濃度プロファイルおよびIn濃度プロファイルである。

【図12】Ga面およびN面の相違を説明するための図である。

【図13】Si濃度とPL発光強度の関係を示すグラフである。

#### 30 【符号の説明】

401 サファイア基板

402 低温GaNバッファー層

403 n型GaNコンタクト層

404 n型Alo.or Gao.es Nクラッド層

405 n型GaN光ガイド層

406 多重量子井戸構造活性層

407 p型Alo.2 Gao.2 Nキャップ層

408 p型GaN光ガイド層

409 p型Alo.o7 Gao.93 Nクラッド層

) 410 p型GaNコンタクト層

411 p電極

412 n電極

413 リッジ構造

414 SiOz膜

501 n型Ino.o2 Gao.32 N障壁層

502 アンドープIno.02 Gao.98 N障壁層

503 アンドープIno.2 Gao.2 N井戸層

601 n型GaN基板

602 n型GaN層

50 603 n型Alo.or Gao.os Nクラッド層

21

604 n型GaN光ガイド層

605 多重量子井戸構造活性層

606 p型Alo.2 Gao.8 Nキャップ層

607 p型GaN光ガイド層

608 酸化珪素マスク

609 p型Alo.or Gao.93 Nクラッド層

610 p型GaNコンタクト層

611 p電極


612 n電極

613 開口部

614 酸化珪素膜

701 n型Ino.o2 Gao.98 N層

702 アンドープIno.02 Gao.98 N層



801 サファイア基板

802 低温GaNバッファー層

803 n型GaNコンタクト層

804 n型GaN層

805 アンドープGaN層

806 Ino.2 Gao.8 N活性層

807 n型GaN層


808 p型Alo.15 Gao.85 N層


10 809 p型GaNコンタクト層


810 p電極

811 n電極


\*








Ġ





43

## フロントページの続き

F ターム(参考) 5F041 AA03 AA40 CA04 CA05 CA12

CA23 CA40 CA46 CA49 CA57

CA58 CA65 CA77 CA92

5F045 AA04 BB05 DA53 DA55

5F073 AA45 AA51 AA55 AA73 AA74

AA89 CA02 CA07 CB02 CB05

CB07 CB10 CB14 CB19 DA05

DA11 DA35 EA29